請問電壓比較器

bernie820

請問有關電壓比較器的問題
9 a9 u, M- @7 ]$ Y: |/ A3 ~( }1 l
+ G, l/ u* ]/ C& l. w0 I" N) F  U是否兩輸入端皆可為非固定的電壓
) }5 z: @$ A0 R! X. H# [8 }6 V
, z8 a1 L  T$ M& r5 \) C9 m" I5 o4 q看很多設計都是一端接dc的vref做判斷
- O/ |# S* o) A5 z' B, m( [
3 M/ L6 ]% s( m+ t% d; |* j7 k3 L- f但現在我的輸入端為兩個都會改變的電壓~

9 ]# |+ O% E- j* d( m& k那請問這樣要怎麼設計?~謝謝~
8 f5 ?/ j6 J+ L8 {6 J+ X  I7 L
我要拿這兩個電壓做比較~
6 u$ H4 J5 I. A- y8 b一個電壓是由輸入端輸入，另一個是由輸出端拉回來和輸入端做比較
2 V8 H, H7 w' ]' Z9 h0 S所以我的兩輸入判斷電壓是不固定的，
只要輸出>輸入結果會為high
然而輸出<輸入結果為會low
( O- \: ?) f1 g( w+ e0 E/ r不知道這樣行不行設計?
4 n  n, g9 k6 }5 p- ]" P
. f4 i4 ]7 Y! a, G7 j但考慮到另一個問題，那兩個相等的時後是否也可為low
# v" s3 P- f7 \: E5 B但是兩個要相等好像也很困難吼!

jackrabbit

您的作法很矛盾....
# Q' _$ L: {7 V  ~* b比較器是把OP用在開迴路狀態
0 p* b0 E) I/ r8 z) K你直接把兩個想比較的電壓輸入OP的兩個input, output端自然會有H/L
( O! }3 c/ f4 O. ~( Y3 B至於誰比誰大是發High, 取決於你選的input 極性
1 X- u& s1 s& I; K5 j而且通常會有一個遲滯範圍, 來避免false trigger~

把輸出端拉回到input是迴授系統(feedback)
) ~; V0 J) e% E1 Q9 t2 R負迴授是一般所謂的OP, 最常用在voltage regulation
你看到的input 一端給vref 另一端拉output回來就是!!
正迴授要不是output拉到always high or always low, 不然就有可能起振~

! t2 i+ h; O6 T, j+ ~如果看不懂我在說什麼, 可能要先翻翻教科書~~
! T  z4 G! A. r5 \# v0 GBaker那本有一張專門在講comparator design, 可以參考一下!!

bernie820

您的作法很矛盾....
+ c8 i: B" x) W; D6 g比較器是把OP用在開迴路狀態
你直接把兩個想比較的電壓輸入OP的兩個input, output端自 ...
& |7 E; @! X( e6 o9 b5 W+ rjackrabbit 發表於 2011-1-6 05:02 PM

: w# l2 n" Q" L& k$ R$ Z
1 F1 n7 o# C$ m2 l. q
    嗯!您誤會我意思了~抱歉是我說的不清楚!
我輸出拉回來的不是op那一電路拉回來比較(我知道那是隨偶器)
9 }7 x+ [/ J8 M, l2 R( b* F而是最後一級輸出端會拉回來和比較器輸入電壓做比較

' X' Y, q  R. t3 x" n但是我現在有一大問題是我想要在兩電壓(類比)相等時(或已經很接近時)
可以有一輸出訊號(不是最後端電路喔)為 0 or vdd的電路設計

sky987

那不就是一般的 latch-type comparator
通常會藉由cross-coupled 的架構來把電壓分開至VDD與GND

要記得加上reset電路來把讓它重新啟動  不然電壓會一直鎖死在那邊
* B) z" w2 W8 ^4 y$ F' A1 b1 ]+ N
自己搜尋看看囉

yeutay

-----是最後一級輸出端會拉回來和比較器輸入電壓做比較  -----
& v4 q. D4 @, |& {; J1:如果是,拉回來和比較器+IN輸入電壓做比較  則形成史密特觸發,如果-IN電壓無法大於+IN電壓,則被鎖死(同樓上說法)
2:如果是,拉回來和比較器-IN輸入電壓做比較  則形成正相放大器。若最後一級輸出端會經轉換成其它信號(如峰值保持)就有比較器作用。