關於偏壓電路

adamsnet

小弟想請問是有關於op bias的電路

各位前輩有什麼訣竅嘛?

9 I; p) j/ O7 {+ H8 W畢竟很多偏壓電路 一開始不知道想採用哪一種
  y5 b: V! @! g+ L9 B% G+ L
+ }6 D5 E3 b% B/ e& _能請各位推薦書(最好是有說設計的步驟)或是一些起手的想法
/ R% g  m( L$ h( m
小弟我不想只照著學長的例子直接拿來用
, H( d+ [5 C1 [; [3 N1 a4 F
1 N' p& R* {  m/ ?, u- `因為感覺那不會成為自己的東西!!
0 R  ~) _  z- B8 |$ [: O
感謝~

jackrabbit

您這問題, 還真讓人不知該從何答起
) i1 \1 Q% z7 @- ]  ?建議先看一些analog design的教科書吧!!
2 a; _/ F) c  F; `; k* ~" D8 RAllen那本講OP講得挺仔細的, Razavi則是必K, 有餘力再看Paul Grey, Martin, Baker, Sansen的教科書
( |5 |9 c1 F* Z4 k多看幾本, 看每個人不同的解釋方法, 能幫助融會貫通!
簡單說bias電路是用來設定電路的操作點(operating point)~

vjc5

一般OP BIAS必須有抗電源擾動, 與不受溫度變化
教科書有很多這樣的電路.

finster

目前最常見的是constant gm以及wide swing bias這兩種方式
. e+ ?9 l7 ^2 c7 \0 ~& `然後再搭配start-up的電路
另外,偏壓電路一般是提供偏壓或者電流,如果是電流,那會比較在意psrr和溫度
若是電壓,那需留意搭配偏壓電路的其他電路的size與matching,如OP Amp,如果OP Amp的size和偏壓電路的mirror元件size沒有等比例調整的話,那偏壓電路或者OP Amp即使設計的在好也是枉然,因為在一些power supply, temperature, and process變動下,整個performance就會漂掉,而這也是極為重要之處

adamsnet

感謝大家!!!
基本上樓上各位前輩說的各種特性我都知道
5 B* ]2 P' B+ A+ E# ]只是要如何把它切確的轉化成電路
6 u$ V$ ]- B, E" }: J% s2 V9 k我的意思是
" n/ z& a$ m6 N. b1 ~假設今天我op共有7個mos疊接(3個p 4個nmos)
那bias電路應該也有6個不同的電壓準位出來對吧?
/ e0 o  C" O" J. K' F  l+ W(對應到同level的mos的gate端 扣掉input的mos)
那bias電路中應該有三個pmmos
一定都是pmos最上面那個的gate拉到下面一個pmos的drain嗎
7 L6 I, D. {7 I6 j還是會拉到最下面pmos的drain(等於橫跨過中間那個)?~
像是此種架構性的問題~
非常感謝各位前輩喔!

shangyi

你應該先搞清楚 "pmos最上面那個的gate拉到下面一個pmos的drain" 跟 "拉到最下面pmos的drain"
% `( a8 b; R  p! K# \1 w的差異跟目的是什麼?
! Z5 m6 T6 V7 x3 S- N3 g還有你的OP疊接這麼多MOS的目的是什麼? 需要六個偏壓點?
5 v3 Y( m8 n1 T6 X+ Top操作電壓範圍是多少? 此op有什麼特殊應用?
上面的東西可以在上面的人所推薦的書上找到.
( \4 c. |. t0 C9 S/ nbias 電路是廣泛使用的電路. 你想要創造新的架構 ...又有很好的特性...很難
. F6 Y+ B6 T% `7 O一開始採用書上基本的就好  若不符合你的應用.. 再去思考怎麼改善現有的架構

game750219

建議你去看CMOS Circuit Design - Layout and Simulation  R. Baker 這本書的23章
7 O/ T/ D- i& V. _
2 l6 Y8 J/ F5 G8 r( ]+ H# H! `' b裡面有幾個基本偏壓電路
; C) c1 U1 a7 z. W& _
# N8 K$ U  u* o5 O8 i$ q0 \也許對你有幫助