|
我想請問有關於SOC encounter的clock問題。
6 @/ [/ C1 u( b" y
$ p. L! K1 t8 p% J2 F+ ~- z0 Z我有一個vhdl架構,以"圖"為例,有三個clock訊號分別是以clkin、timer_clk、seg_clk命名。
) J& h& s$ X) p c3 g8 U4 m; ` D2 z
因為clkin之訊號是輸入腳,撰寫io檔時就會定義到clkin之腳位,於是執行Clock>>Clock Tree Browser時只有clkin之訊號。
8 |) T/ x, C/ A: P/ r$ ]: G
. c2 i3 f! J9 o7 \但是內部的clock訊號"timer_clk"與"seg_clk"則是要以何種方式定義才能規劃,
5 u+ z9 s' x' s( U; h% X" l% I& [/ k' ~( J
使其訊號為Clock Tree方式呈現??是分別需撰寫至io檔??還是有其他方式完成?
9 @) v8 [" `7 k8 X" c; e' x! G0 l; x. L
希望各位能給點幫助$ I. W: ?* a; A0 {/ u1 x
2 O( _; p# ?- V. MPS:0 i( o" u6 h2 I. n' w, v L
程式(.VHDL)如附件 用Design Compiler 轉給 encounter
# A x& w5 b' a; Z圖是timer12disp.vhd的原始架構之一 |
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|