設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › Layout設計討論區 › 請問layout後的電流
返回列表 發新帖
查看: 10443|回復: 15
打印 上一主題 下一主題

[問題求助] 請問layout後的電流

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2011-5-6 16:35:27 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
您好5 X& w$ d6 Q& {! I- u
8 n, n& {" O& k+ ^( y, \. E
我設計完一顆opa(cascode_opa)& m2 d) ^: c/ N; I! p/ X) H, }: W
pre_sim時，輸入端上方的主電流是40uA
/ G' A3 u; g/ T' n+ m3 }8 `差動端電流各20uA# r9 g8 s# x' l0 W9 n) X

. ^8 ^( u3 e( w0 n! P4 U但是pro_sim後的主電流卻變只剩10uA
. ^4 U# D  R# j: Y差動端只有2.5uA0 L+ A6 t7 ~/ Y9 F4 f, B

9 }) M7 c/ W9 ~1 x/ X& {  C( M請問這是layout上的問題嗎?) X- a7 t- y" B, e
po一張部份圖請教各位!( a. ?" K' U/ Q6 f
: }: m: I6 L* V9 }( c+ a& k4 n
下面是差動開關& }* t3 d: \* x+ E0 j' \! Q
上面中間是主動流源

本帖子中包含更多資源

您需要 登錄 才可以下載或查看，沒有帳號？申請會員

x
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂頂1 踩踩 分享分享
回復

使用道具 舉報

2#
發表於 2011-5-6 18:37:53 | 只看該作者
那RE LAYOUT吧，POLY當導線是可以，但是用在OP，，考量點會不同，還有蠻多可以改善的。
回復 支持 反對

使用道具 舉報

3#
發表於 2011-5-7 00:06:34 | 只看該作者
不知道你有沒有電路圖跟他的size1 x" e5 U. y" `$ ^/ B7 l4 }6 t

! }8 |" B. }2 q  ~- ]有的話可以貼起來，小弟實力還不夠，7 y% l. v9 N7 R9 g  u

# \3 V" r* g) ?) G, P- S2 V6 d! x需要電路圖跟他的size才可以做一些比對，謝謝。
回復 支持 反對

使用道具 舉報

4#
 樓主| 發表於 2011-5-9 16:08:40 | 只看該作者
那RE LAYOUT吧，POLY當導線是可以，但是用在OP，，考量點會不同，還有蠻多可以改善的。 ...4 L) g3 F2 I! S4 u" h# D0 u  x8 b  D
ONLYFLYSKY 發表於 2011-5-6 06:37 PM

7 X! f: p1 u% ?* ?9 l8 _# H$ w
& v9 N8 o- t, N3 h
7 Q, C' G  G1 g  D, y2 Q$ |3 \: Q& d3 X( H: r  O+ d" s

; x% m# x  W: j+ `/ ?: t+ T. H- T) t  n8 ~1 T5 i8 P
您好
7 \9 O2 |; _6 |, T( {0 [+ _4 g
( g9 J/ K& \" r* w$ }0 Z7 ~9 b2 b一開始沒有注意到我用到poly連7 ~0 g. c9 Z" {0 R' i: T

* o! _( x% x+ K& }8 l9 h但後來我把gate端的地方改用metal連接，可是好像沒有比較好耶!
% E9 W; Z5 y) K! G+ O結果是一樣的~
/ N8 p: g4 m% l( ]0 T
) P2 E3 B( I7 q7 w7 W" l; L2 r0 R可以給個建議嗎?(應該不至於會差到這麼大)
( p- K4 e8 j' V" @3 i$ J6 T8 U" n# K8 ]! Y! \/ w- E3 Q
而這種layout排法我是參考一本交大電資，所教導的佈局方法!
回復 支持 反對

使用道具 舉報

5#
發表於 2011-5-9 17:13:18 | 只看該作者
你好小弟不是RD,我認為LAYOUT影響的不大
0 x7 I( v: @( R不過看一下LAYOUT我覺得可以把GUARD RING上端處加粗畢竟從MOS的角度來看若是希望MOS DRIVERING能力夠強,則會加大他的WIDTH
- j, S1 i* e  K$ \但是光加大MOS,但源頭不夠粗相對IR DROP則也會比較大,若還是沒差很多看你LAYOUT並沒有其他會影響結果很大處
) k0 r# E1 o1 s, H* h1 o- m
% K0 j! _' ]+ U, }; \4 k" p9 k以上是小弟的淺見,若沒幫助還請見諒
回復 支持 反對

使用道具 舉報

6#
發表於 2011-5-9 17:18:53 | 只看該作者
抱歉剛英文打錯是driving 不是drivering
, F6 Y6 T9 ]& q) s
' }. D. J& E4 f0 K, h$ _RD給我的觀念7 ]5 _/ a& o+ I3 Z4 z! p) u9 \; B
8 z% X' d" y1 \2 Z
->GATE不吃電
回復 支持 反對

使用道具 舉報

7#
 樓主| 發表於 2011-5-9 19:23:34 | 只看該作者
抱歉剛英文打錯是driving 不是drivering: @, S$ D6 [9 s9 V* B( U
+ l9 x- S. U, z! l) e6 _6 A
RD給我的觀念
& g$ R" Y9 l# Y6 W& m3 D# w0 _! _# t
->GATE不吃電
4 _! M  `: d& T# \( n0 o3 Mh2off0202 發表於 2011-5-9 05:18 PM
' ~) Q4 \1 m1 g
4 |. @+ R& u0 U. x7 ^3 X" B

( E- w2 c9 ~3 \9 B/ p+ I您好
; s8 j3 T1 q+ _# R+ j: C2 f# I' ?* Y% u" H7 }7 ]9 `
所謂的不吃電是指不吃電流是吧?
. a- L7 F" Y2 ?這個我清楚
4 j# Y& q- k; k9 r0 [+ Y" o9 E/ \8 R" I7 }% w% f
所以說再prosim時vdd就要加大來試嚕?: n$ @+ W0 J: I: j& m% Q1 B$ Z6 d
我試看看!6 \; \4 k- w0 A/ ~
5 _/ E5 e1 T! g; c1 M
目前正改架構3 F1 l! Q7 e, T2 ^( }
! ^4 |' S9 E0 }
謝謝您
! H. o! A  A  w4 ]8 G5 |% t若有更新的想法也麻煩您
回復 支持 反對

使用道具 舉報

8#
發表於 2011-5-10 11:59:23 | 只看該作者
不Match  容易受製成變異影響
回復 支持 反對

使用道具 舉報

9#
 樓主| 發表於 2011-5-14 12:17:12 | 只看該作者
回復 8# shkao0201
" o* K. ~) Y& u  \; \, F# e3 ?" n$ n7 ~8 q( l
7 x9 |" M( R; y8 z& a! Z
. E+ b& Z2 T, ]; \* X

4 l3 Y5 M  H0 b3 N/ F; Q' _% ^    可是我現在的問題是layout後的電流變好小!
回復 支持 反對

使用道具 舉報

10#
發表於 2011-5-14 20:45:11 | 只看該作者
Power 是否給足夠?Routing Metal Width 足夠嗎
回復 支持 反對

使用道具 舉報

11#
發表於 2011-5-30 20:56:37 | 只看該作者
回復 4# bernie820
0 |6 o6 |# N" u" T4 K- i' a1 a6 l
; k6 A8 [' d/ c6 S4 Y# k/ g( o
; @) J9 I5 k' ^2 [    嗯，說真的，* e, p% H) P: K* D# F$ B5 |
該要圍的地方沒圍，\
# M2 Y, v  U; H2 m- B" {+ B重要的結點是否將電流供應量考慮進來，--->線經大小影響你的輸出/入電流，
0 p2 D5 f, y: I: S3 P" Y; i  C電源供應量是否足夠，! r8 k4 \9 e* t4 S7 ]( l" N2 f
+ H# u/ I( i" e1 }* L6 J, X5 [
拿到的參考資料是多久之前的資料，
& J: c! G9 X3 e參考資料是否符合目前您所用的製程，/ c* p4 {' G8 l. M8 m4 J$ }
2 f; |8 }: r4 z6 O/ D( D* V9 q( G
對於目前使用的製程，所選用的材質參數是否有考慮進來。
5 o- Q9 q2 a1 r* F: r' R1 N. i/ z  e3 Q2 w4 ]# o; J
請再付上您的電路圖。
5 b( P1 ^8 ^# ?5 _/ A8 Q4 k. j9 v2 y4 M% Y8 O# H/ n0 @; u- S: u7 w* r
以上觀點，參考看看。
回復 支持 反對

使用道具 舉報

12#
發表於 2011-6-1 20:21:28 | 只看該作者
回復 6# h2off0202
; C* @0 G& F: I0 o
2 Q1 {- K9 B2 e; @' V% _* D4 X7 S. S1 h! a7 J
    您的講法有誤點，
$ P  C, f4 N" e& J2 ^) x
. q. u' u4 \# \  U- CPOLY不吃電，那意思是用POLY當電阻時也不吃電囉，那POLY電阻畫大畫小都沒有差囉。
, O5 J1 [& @& B
6 I9 u$ P" F  N" f& q$ \& O+ ?POLY電阻是會吃電的。
% p8 x+ a7 D* z! Q2 m$ @. H, |, v2 l. G# c
不吃電是指，當MOS元件在不導通時，SD間經過的電流受到GATE的控制而不會有所謂的能量的消耗，而對於大元件的MOSPOLY的阻值是有一定程度的傳導速度影響，要怎麻解決請照一般的COMMAND SENCE來解決。3 w. j: W" z, z4 G0 M: R3 g

1 J+ G" F1 T9 {. `4 S吃電，這名詞，我的感覺並不是單指所謂的電流或電壓，而是能量，P=V*I。----->這基本電學有教。
回復 支持 反對

使用道具 舉報

13#
發表於 2011-11-24 19:11:36 | 只看該作者
我也覺得power 太小 能不能鋪上一片VDD去跑post-sim
回復 支持 反對

使用道具 舉報

930709
14#
發表於 2012-5-12 21:45:06 | 只看該作者
你的製成是什麼的阿?很不一樣ㄟ!!
回復 支持 反對

使用道具 舉報

930709
15#
發表於 2012-5-13 20:48:48 | 只看該作者
謝謝大家的分享!!小弟會虛心受教!!
回復 支持 反對

使用道具 舉報

16#
發表於 2012-5-21 10:14:22 | 只看該作者
你的METAL 有二層可以畫~~所以在上面一排SOURCE 端鋪METAL2 接POWER,要粗最好是MOS WIDTH 的一半% W* Y4 i  T& |
- t0 o; V# b( \/ W8 m
下面那一排MOS OUTPUT鋪METAL2輸出,一樣是MOS WIDTH 一半 7 J! M; ^1 d: [! r

3 k% B; T6 i& j7 j試試看~~
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2025-2-23 08:50 PM , Processed in 0.190011 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表