lvs dummy忽綠問題

jack846972

各位版大好 有個問題困擾小弟很久了
在layout做dummy時 已將D,G,S,B
" r" a& U: t, H8 W1 B2 U0 y接在一起，而lvs就還是顯示錯誤!!
是只能在.SP裡把DUMMY考慮進去嗎?
. i3 h% L9 Y7 S' M8 z7 Y7 `# d還是有其他的方法?

motofatfat

有阿 卡利博 中  利用 unuse filter 設定 把
/ i( O1 B' }2 b1 j5 \; r- @& Y9 n$ }DGSB 的MOS 接一起的
- {7 G& K6 Z& D, CRES 2端　接一起ㄉ
7 ]$ ^7 W) _9 W2 RCAP 2ＰＩＮ　接一起的
/ O! Y6 m" \2 g. ^3 c, e3 D5 t4 n過濾掉

leo911759

我推想你或許是浮接而已。
- J* P! I+ E  k$ R
接在一起後請把他接到附近Guard Ring的電位。

0 ~: t1 S7 o' I5 ^* z抑或是附近MOS的Body端。

這樣LVS就不會看到那顆MOS了

lchuang

D、G、S、B接在一起的話，接線要接到MOS的B也就是substract......
7 @& S, ^" p& Z0 g
- t8 C- o/ u) o) P7 l並不是單單的空接就好，另外就請你自己在cdl檔加上那些dummy MOS吧~~~

laohuchiren

[/quote][quote]我推想你或許是浮接而已。
$ ^4 {" e/ L- d; B# u
( G5 \# B$ B. @1 [2 o接在一起後請把他接到附近Guard Ring的電位。

抑或是附近MOS的Body端。
: r7 i( M* W. ]5 c& t" _( O. z# Y' T
, d$ c6 k9 b5 ~  F( |7 _- _這樣L ...
& s! x* u$ s4 O4 ?2 M[size=2][color=#999999]leo911759 發表於 2012-2-8 03:58 PM[/color] [url=http://bbs.innoing.com/redirect.php?goto=findpost&pid=167181&ptid=11825581][img]http://bbs.innoing.com/images/common/back.gif[/img][/url][/size][/quote]
' K; L8 ^6 J( I: \, j" s這樣子接和浮空接哪種好一些呢？有什麽原因嗎？

leo911759

事情是這樣的，要首先了解LVS工作原理。
/ {9 U7 o7 r: J) {9 S
: X4 P& f" x( ZLVS是將schematic轉成netlist，將layout轉成netlist。

* q4 ^2 T" g# m再將兩個netlist進行比對。

* u6 ?! S$ Y4 o6 E% @( }( x浮接Dummy Cell的layout轉成netlist會有Dummy Cell以及浮接的節點。
' A7 n, C5 h9 t' g, ]
這在比對下，LVS就找不到在schematic中有匹配的元件。
# i$ e# U$ r7 q4 F9 e/ E2 u$ h$ |
而全部接在一起在接地或接BIAS，

就像是電阻、電容或是其他元件節點都接在一起一樣，會視為看不見。

omp61205

在LVS中SETUP OPTION裡有一個GATE的選項裡面有關於使用DUMMY排錯的問題把他勾選
% [6 k) N3 h  ?! w5 Y9 L8 |LVS就可以過了  不過的原因是因為LVS偵測到他浮接了

yjie62

有学习一个知识点不错

liu.leon

????奇怪ㄟ~~板大發文說"在layout做dummy時 已將D,G,S,B接在一起，而lvs就還是顯示錯誤!
% A/ F" ^- p$ G$ d. ~6 b2 f: H
從沒說浮接阿!!!  
( l7 x# l! N$ a: t2 e0 l+ Z
4 E6 t( j6 Z& y$ `/ a5 }. |) F* A在LVS command file 加
LVS FILTER UNUSED OPTION AB
4 f  c3 s  @# N( m
就可以囉