Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 6484|回復: 3
打印 上一主題 下一主題

[問題求助] 誰能為我解答,感激不盡

[複製鏈接]
跳轉到指定樓層
1#
發表於 2012-3-8 21:10:39 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
我在跑DRC時出現的問題,這是什麼意思呢?
  {3 S/ h: _- V0 A5 F1 T  M; |  Z2 a# \+ m! t
N-well pickup OD to PMOS space <=20um
$ R. c" P5 n% O& b9 f; ?* a
' p* U: X  ^8 ]' u7 V8 ~
! J; \; }+ V/ {5 {煩請為我解答感謝
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2012-3-8 23:11:25 | 只看該作者
意思是pmos的衬底接触与pmos的间距大于20u,带来的影响是会有latch up
3#
發表於 2012-3-9 09:48:05 | 只看該作者
同樓上大大所說,這意思是指N-well 的substrate contact到PMOS OD中/ D. X1 ~  b+ `
的部分區域距離大過於20um。  j5 o9 g$ c& L: j

9 f, F* b' e3 {( Q  q0 a& r通常會發生在mos圍上pick-ring時過大,導致mos離picj-up太遠8 h% j! S6 l) u6 {; S. R3 k
或者,mos本身w過大(大多超過36um以上),mos中心點位! R; r& ^0 Y$ L; D
置離pick-up太遠,超過20um也會有同樣的狀況。
4#
 樓主| 發表於 2012-3-12 11:49:03 | 只看該作者
感謝各樓上兩位大大的解釋,真的很感謝^^
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2025-2-24 01:12 AM , Processed in 0.152009 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表