|
商周出版一本書: π型人:職場必勝成功術,,7 J0 V1 h8 }7 O
裡面提到「「π型人」的方法,讓你在最短時間內,選擇適合自己的第二專長,並與第一專長融合,發揮一加一大於二的威力,帶你安然度過景氣寒冬,成功迎接春天的到來。」6 J z+ w3 k4 N1 l
6 _9 a7 i$ Q- }: c在IC Layout世界裡, 小弟的解釋為:
8 W Z% o% j# D B8 v8 ]0 v2 S0 PIC Layout工程師,除了提升本身IC LAYOUT的技能外,(平常多閱讀國外期刊,美國佈局專利或進修等..)
* R2 }: W. _" u* G) h+ l- X另外再學習和本身工作的前、後,也就是上下游相關的知識.
6 B1 y2 e3 K7 t6 }例如:IC設計和 晶圓製程或 CP測試4 O, X9 B+ p% r6 N. b3 y! Y
+ d" Z5 ~" c5 o! k) B7 M, C9 c(??? 有人一定會問我,IC LAYOUT 學IC設計和測試做啥?)
6 |# ~& a- c8 Y' H8 z9 ?隨著製程演進, IC Layout在舊製程不存在的問題, 在前瞻製程未必不會碰到,
4 @9 r3 L( b& u) o8 i, z: d2 `5 @ o$ w7 e
學習IC設計並不是要超越IC Designer,而是為了能更清楚的溝通電路設計理念,
; [: i2 C8 b0 X1 W; E學習晶圓製程或CP(Wafer sort)也不是要成為製程或測試工程師,,6 g5 a% F# r& p/ b$ ?
而是要了解自己的佈局在台積電裡面會怎麼跑, I/O PAD的擺放對CP(Wafer Sort)測試結果有沒有影響,或是可以最佳化5 {0 I7 |& a+ I7 U3 r8 a8 n) r
當然公司或Fab一定會有舊的Rule可以依循, 但是Rule為什麼要這麼定通常了解不深(因為太忙了..沒空想那個)# p# ^: D6 ?) b/ c! ^! K7 X+ t+ x
) z. C/ F. u; |. V所以試著了解上下游合作的工程師在做什麼,, 辛苦一陣子,,# T: b8 P. o- L5 \+ M0 t
必然可以脫離 「像是在 做工ㄉ感覺得,, 」
* s( b# n5 u. S' R
. i/ y/ i. }3 z* U# b* ? I# q共勉之~ |
|