|
請問我有一個電路 裡面有兩個獨立的ios pmos " F( H& a$ }4 v, Y
9 Z/ b3 C# \ I; z一個body 接power 一個floating 2 R) f) w" S; P3 Z* J3 c% L4 _# w6 G
}. B7 [/ n; [8 d我lvs 驗證後 ,出現 floating 那點的net對應不到 ,但如果我在floating 那打上 和netlist 一樣的netname 就認得到 但是會多一個pin的錯誤8 o. Z. @' x& n8 g% c2 r
; i6 {) d/ L6 t4 D/ q3 k+ n, c
我如何能在 不出pin 狀況下 解決此問題
" d& N( n/ k" Z( }" E4 D q( k( B! [$ i; ]2 r8 g$ U
" s {/ Q0 [9 `! P我power name 有宣告6 n6 C! f3 J) e) d
( n- }( \' g# b: B; B( L6 T" H! e; q但出現miss name 的是 我iso nwell 需 floating 的mos 我那mos 不接任何電位% @6 A) f; v; x) w0 b
+ Z- x/ J4 c6 \: g
但lvs report 卻對應不到 出現兩的錯誤 分別為 z9 v( N% d o4 G
! o p( H5 O( f9 b" Zlayout name source name. }% h. d# z/ ^8 H6 r
-----------------------------------------------------------2 h- S. c% T. S9 T& y
**no similar N_111' `+ a* c, p+ Q& s: @5 \; F' @
9 f0 j: V" ?7 F5 I) k+ R# k
NET 18 **no similar
! K4 m/ s, t) u& _
5 V* d- _+ m& M* Q1 c8 ^! o但我如果 LAYOUT 打上 N_111 兩條線就會對應起來2 }1 k) u" K1 y5 T0 \' ?; |' ]
) s0 d4 E9 @0 }9 ^" v! o
但那不應該出PIN
4 v, a+ F6 y, J: y! p' v1 ~8 B6 o" }! `6 Z- G" G, N
; o8 r( q# G3 D6 ]8 w
我需外接電位的 都出pin 所以沒設global 旦出問題的是需floating的$ ^$ n! @6 r- z) P
+ i. ^) ?% m- l$ R0 c L5 x
/ u5 s1 U' Y5 p; _$ ~~~/ d J* x0 [# F
MMP6 OUTB OUT VIN VIN PI5 M=1 W=4U L=1U- Q" g- G; l- ~& _
MMP7 N_10 N_4 BAT N_111 PI5 M=1 W=2.4U L=10U
. ^; j) Q6 U+ G* }~~1 I" j9 x4 Z0 D; F2 I
mp6 接vin mp7 floating 但 net N_111 認不到 |
|