積分器問題

jghn

用2階OP接成積分器 輸入用理想電流源 複製電流到in-(n1)端
( h0 G$ K1 t# ^這時發現 n1節點 會強制 拉到將近vdd 使......虛短路失敗,
請問有人知道這問題怎解決嗎?


***************************
$ K6 R- E0 F. X6 z/ ^  ^( f***********smd tt**********
.prot
.lib 'C:\synopsys\lib\mm0355v.l' TT_5V
.unprot
.global vdd gnd
5 M! S0 v! [. D************VS**************
vdd vdd gnd dc 5v
8 ]$ N% {0 b3 g$ Y2 U vin2 in2 gnd dc 2.5v
" }: g4 U; k7 |$ @3 _( ?( d# S*********************
****2op
.subckt opa  in- in+ vo  vdd                                       
  x3 R# D  _. b' y/ u* ?$ J: S+ _' L: H  mb1 a a vdd vdd pch5    l=1u  w=10u m=2               
  mb2 b a vdd vdd pch5    l=1u  w=10u m=2              
$ M$ e. P; ~: ?. t) J  mb3 a b   e gnd nch5    l=1u  w=10u m=2               
  mb4 b b   c gnd nch5    l=1u  w=10u m=2            
/ \; m* h$ B0 N- j% j3 A1 C  mb5 e c f gnd nch5      l=1u  w=10u m=6      
: N9 Z- |* S7 Z: y, R) _  mb6 c c   gnd gnd nch5  l=1u  w=10u m=2      
$ s) v; k( |# o3 n  R5 f gnd 3k
   
  m11  n1 a vdd vdd pch5 l=1u  w=10u m=9        
6 g0 i/ }3 b  z9 V* u' J5 e0 Z  m12 vo a  vdd vdd pch5 l=1u w=10u m=45   
  m7  n2 in- n1 vdd pch5  l=1u  w=10u m=4                             
8 o2 G8 ~1 Q  a' ?1 \" Q4 Y  m8  n3 in+ n1 vdd pch5  l=1u  w=10u m=4
  m9  n2 n2 gnd gnd nch5 l=1u  w=10u m=2               
% I' }. \- D) v7 R  m10 n3 n2 gnd gnd nch5 l=1u  w=10u m=2               
2 E3 H7 F- y8 H  V6 P, C  m13 vo n3 gnd gnd nch5 l=1u  w=10u m=17               
& v5 m! U1 i8 W+ w" Y  CC n31 vo 0.5p
  mc n31 b n3   gnd nch5 l=1u  w=10u m=6
+ L- k0 N# V% W1 K.ends
% k2 `0 ]& p5 [$ T2 K1 ~) p, m1 A: @*******************
* j- [8 @! c( S* f* L*******SDM**************
xop3  n1  in2  vc1 vdd opa
  c1  n1  vc1 2p ic=0
8 r7 a2 q5 y4 r' `
& W4 k  P+ L" u  @* U2 e. u/ piref n2 gnd 100u
m1  n2 n2 vdd vdd pch5  l=1u  w=10u m=2
. F' a; P6 R' t; [& r& \ m2  n1 n2 vdd vdd nch5 l=1u  w=10u m=2
4 o1 J# N& v2 x, M9 r. z
6 z- r: S- B: B3 }/ K1 y- Z+ r

0 n* P  U5 o+ g! |$ N, s.op
.option post
/ K" I: X- I1 a& B, g3 _
.print i(iref) i(m1) i(m2)  
.tran .1u 50u
8 l% u/ W8 X! O- \3 O, Z! e. s
.end

finster

貼個電路圖和模擬圖吧,這樣子比較好判斷分析
若要從netlist file去重畫出電路圖,很費工的

card_4_girt

! I) P# s. i6 D& h, X
關於您的問題，我有幾個想法，希望能幫助你：
1. 圖一是從SpiceVision放你的Netlist進去後得到的電路圖，很明顯地可以看到你的電路是先經過一顆PMOS(M1)以及一顆NMOS(M2)
" |. C8 ^* A% @# U    如果您是希望把電流複製到n1端，應該是採用PMOS的電流鏡電路，而且很明顯你把NMOS的Source跟Body都接到vdd，這樣就不是電流鏡了。
2 y9 `) Q7 w8 S" I% h3 I5 O    如果要做CMOS的電流鏡，NMOS的body較常接低電位而非vdd。
; p: x, N+ |2 Z, v

↑圖1

2. 如果今天要取樣電流，我會加上一顆電阻在n1端(爾後以rsample代替)，根據電阻對地的壓降以及阻值可以控制電流要多少
5 E/ H$ B+ ^/ q6 f    再說，理想OPA輸入端沒有電流，如果沒有加電阻取樣可能無法讓OPA兩輸入端達成虛短路，我有試過不加電阻跟加電阻後電壓的差別，確實會改變。
/ g  b% f/ p; A3. 取樣電阻rsample的阻值計算部分，假設OPA的n1與in2電壓均為2.5v，電流是100uA，所以2.5/100u=25(kohms)，當然還有其他要考慮的因素，可能比較小。(這裡用23.8(kohms))

7 I5 m% |  T- T2 R4 s" `底下的部分可以與圖二相對照(多加方波Vin3製造輸入變動來看積分器的作用，ac source作為AC分析用)

" ?  D3 d* T1 f. C0 T' h

↑圖二

4. 一般的OPA積分器，是由RC所組成，所以姑且加一個r1在n1端，使原先的rsample改到n3端，V(rsample)變成V(n3,gnd)
5. 如改成Practical Integrator的樣式要再加一個r2(跟c1並聯)
  x+ e% |: o- H) a% Q) T. T) ~6. 為了確定積分器是否能用，在rsample的底下接一個方波看暫態響應，再接ac電源看頻率響應，這時V(rsample)改成V(n3,n4)。
/ O% |2 X: q% M  B( d
$ a( z; U/ x. Q- ~0 A2 ^2 a如果3-db頻率為10kHz，1/(r2*c1) = 2*pi*10k→r2 = 7.96(Mohms) (取8Mohms)
Crossover frequency為10MHz，1/(r1*c1)=2*pi*10Meg → r1 = 8kohms

圖三為單級Practical Integrator的暫態響應
& t2 ]( S, w% q3 |& _* j3 q0 C4 Y9 T

↑圖三

圖四為單級Practical Integrator的頻率響應
$ v# L+ k1 `; b' e& [7 X

↑圖四

% D( ]9 A5 O( X6 i$ R儘管只有單級的類比積分器，他的DC Gain仍只有853(或58.62dB)，跟預定的1000(或60dB)依舊有一段距離
- d7 [8 g  j% z, u, K5 d! c- G/ _# K
$ V' ]; e( \0 e. @$ l: D圖五為圖二電路的暫態響應

↑圖五

* o& E) n0 h5 {' n: C. G3 W圖六為圖二電路的頻率響應
8 Z; z: y+ \# u! L

↑圖六

因為前面多了電流鏡的電路，輸入阻抗增加使得增益降了下來，如果你覺得需要補償就自己找些電路試試吧！

: s" T. @  W+ }- @* ^* O另外，關於SpiceVision的部分，eetop有PC版(內也有Linux版的)，不過很大的，我稍微提供一下網站，你有興趣再看看。
eetop: http://bbs.eetop.cn/viewthread.php?tid=290402
& m, Y" ]6 N7 u- K0 y如果你覺得太大就用另一個，但不含Linux
7 l& s' P6 v8 D4 N% C1 w1 q3 Shttps://sihhow.opendrive.com/files?66407967_oHncW
4 {# j  Z" p9 e: O/ m1 \最後附上sp檔供您參考！記得修改Library File及其路徑，還有PMOS與NMOS的Model name改成你的Library File(.l)定義的名字，以免跑不出來
) P5 t( w; T% t9 S

7 y4 Q+ R6 U' p# d9 ^如果你覺得圖不是很清楚就下載下面的檔案吧！
% V; U% ?: Q, V' x* n
  n. P- `( ]/ M) c9 f4 k) B/ d/ [, W
+ Y, E4 P. V& z8 S. F! c( f$ w這樣的結果不見得能滿足你的需求，但希望能當作參考
% w$ q2 F) k9 K( C如果你覺得還有更好的電路可以改善上面的現象，也可以拿這些sp檔去改看看