惡魔藏在細節裡

mrj0702

各位先進好：
　　小弟在大學才開始接觸這方面的知識，可以說算是十足的Layout初學者，也許下面問的是笨問題，但請各位新進不吝指教。
$ y, O7 a' a# h) m" D; M小弟只有一次下線的經驗，而且還是fail的。是在大三的時候，透過CIC下線了一科教育性的OP(TSMC.18)並以此為畢業專題。
% ^1 ^9 }! y* @0 Q; R) S. U1 x下線回來的晶片，每一科實測的結果都不同，而且跟模擬的結果有相當大的出入。

我的同組組員拿著當初我們設計的OP去面試的時候，那位主考官一看設計就直接了當的跟我同學說：「我們這設計是失敗的，對嗎？」
4 g) W! _! o. X) D) [! |. h- m+ F那位考官對我同學說　你們的metal I 跟 metal II 的面積不一樣，角度也不對...
雖然她最後還是應徵上了工作，不過這已經是題外話了。
* A$ ?$ h: e8 i5 r% E
我重新審視之後，覺得自己當初的設計確實應該好好檢討。
1 e% z/ ^: v/ I4 `最近我想再嘗試一次下線，所以想好好的搞清楚Layout規則，而不再像我以前一樣，抱持著只要DRC、LVS過就好的心態來完成Layout。

我知道寄生的問題是很重要的關鍵，也知道Layout有許多小細節必須注意。
也或許他有他的淺規則，只是我還不夠清楚、或者沒注意到。(小弟應該是前者)

對於這些技巧很是不熟悉、不清楚的小弟我想請各位先進提點小弟我，在畫Layout的時候有什麼是該好好注意的呢？

7 _. G6 \; a$ J+ P) K6 r3 K希望各位先進可以分享自己以前Layout失敗(或者成功)的原因，也許我接觸的還不夠多，能理解的也有限，但總希望自己能越謹慎越好！
3 e! y, T1 W  K0 r0 M
謝謝各位！

phylis

opa確實是內部對稱比較重要，主要是因為他的輸入差動訊號對是否matching會直接影output，而且萬一這個opa的gain很大，mis-match還會被放大好幾倍。而這個是否matching主要是由opa本身layout方式決定。雖然有些rd會覺得說，訊號走線沒有對稱也沒有用，其實這是要看你這顆opa的操作頻率來決定。若是input高頻的訊號，確實連走線位置、長短、用哪層metal、一點點couple c 都非常care，若是一般幾MHz的話……還好啦，走線基本上沒有影響。但是若mos不對稱，lay不好，不管是高低頻都很傷。給你參考。

weidianwj

学习了学习了学习了学习了学习了学习了

motofatfat

在畫Layout的時候有什麼是該好好注意的呢？
  E+ O9 T. e! a1 t4 Q
, q% w; t0 `5 ^  ^要注意的事情 太多了

mrj0702

回復 3# motofatfat


    誠如您所說，我也相信真的有很多。
但不知道能不能明舉或是列點出來，這樣也比較言有所物。
0 L; h, q9 ^; M/ I5 L# S
3 a. n5 _9 t, x2 K1 v8 ^7 y/ a方便的話，我們用類比最基礎的原件 - 運算放大器OPA來討論。
6 I- }5 K+ R8 a: K3 S9 Y6 C如果有列舉出來的細項我看到不懂，我也能自己去找相關資料。
; n/ w) M3 t* z' J' A8 V. h+ k
8 x+ Q) D* m4 d; d: {" Z# j! P就我知道而言，一個OPA的Layout對稱性相當重要。
* ]9 u" o0 E: w% i  d而在一個OPA電路中，電容電阻佔了面積相當大的部份，而且也不易做到對偁。
, \7 B& V* d8 u$ ?8 e: t6 \$ z
如果可以的話，也許您可以建議我怎樣的擺設可以達到較好的對偁性？
而電流鏡偏壓給一級放大時，我可以考慮在差動放大的地方加上Guard ring來降低雜訊。
: G0 t2 H2 k* W7 c
諸如此類的，對於我這個初學者來說，都是相當重要且值得參考注意的。

小弟不才，不知道可否請您講的詳細一些。受教了，謝謝！

chang707070

對 Layout 來說 OPA 是要對稱性
但是有一次我聽到了...............
我的主管與RD主管的對話,讓我笑了
我的 layout 只有 MOS 對稱,走線大部份對稱
5 [' F# z% Q) J$ s/ F1 X- Y1 Q我的主管認為不好,後來我們去找RD討論
一句話精典名言 " OPA內部對稱, 那外部的與 OPA 相接的走線有對稱嗎? "