IC Layout外包需求

frankie0315

[好康相報] IC Layout外包
, L/ {% {% U. i1 p! J- D" a# r  g
dear all ,
6 Z+ J. R- C+ ^& @
! x" J8 ^+ y$ l- m/ e' ~  t請問有誰有接ic layout外包案件 ,
# t, d+ k* r. p8 n
2 \' D% ~8 \: N5 \目前需求 2位駐場人員, 時間為 11月中至明年一月底.
5 n/ u, q+ j% T/ k% K
需要進廠支援, 若是有相關的訊息煩請提供.
6 a5 h: B1 g( E- G2 i! w& c
* {  S0 n' g/ _& ?( ]9 @" S請各位幫幫忙
+ c' R" w1 B3 G, ~9 f# u' j- S6 y8 L
: R4 T1 b" W- W5 x9 i+ r  C/ M  Qthanks

Frank

ranica

模拟版图工程师
3 p5 k3 g. Q2 F) j/ C) P公      司：A famous IC company
+ F% i; t) r+ R工作地点：苏州

7 G) y* k- _1 B4 R. p$ `职位描述
! ]0 V3 |! S: `* ]$ l; K工作岗位: 模块级模拟电路版图设计,包括物理验证.

* m4 r. D" Q0 p, S职位要求:
1. 模拟IP版图的规划和版图实现. 理解原理图到版图的转换过程.
2. 熟练掌握物理验证,包括DRC/LVS/LPE/ANT等的检查原理和过程.
0 d8 q/ ], p/ E3 F7 F3. 能读懂和编写物理验证规则和检查教本
4. 有实际设计若干模拟IP和流片验证经验,
5 B: x1 i5 f6 n4 H8 A$ w5. 学历本科或以上
6. 一年以上模拟版图设计经验

ranica

数字版图工程师
4 V9 J2 ^* O2 N% v5 @公      司：A famous IC company
$ ?% |/ K1 h6 G9 }9 M6 F工作地点：苏州

职位描述
9 L( c: f5 b8 m7 O$ \" S工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片.
& W  N. |3 U& e& O3 B7 E' W
职位要求:
) q; F# \, Y, l& L6 v" U( I1. 深刻理解数字后端流程,如 芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程.
2. 有数模混合芯片物理集成经验.
. k, h2 Q0 ~4 }: ~3. 有低功耗设计经验,使用过UPF和MMMC流程设计.
4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历.
, R/ R$ `9 U0 E" Q4 t9 N8 a5. 积极主动,团结合作, 有独立解决问题的能力,
! E9 r5 Z! Z, u+ I5 X1 a0 B6. 学历本科或以上
7. 两年后端工作经验

ranica

Senior Layout Engineer
4 g' R* z: f, L+ I& a3 @公      司：A famous European IC company
工作地点：上海

Job description  
7 m$ u+ G1 A8 o% U/ B1 x( a- layout of analog building blocks  
& l' \. @: Z1 ]# {- place & route of digital circuits  
- floorplan and toplevel layout  
% k3 M( }, t; g# T- bond sheet assembly  
- layout verification and finishing  
: ?7 u, b8 D# i% P% \9 ?, Z7 [+ Y8 l- coach junior engineers  

Required knowledge competencies and attributes  
0 R* D' R9 d: B2 \4 f$ x- master or bachelor degree in microelectronics  
6 L2 b( R. `4 A2 A: d6 v- > 5ys experience in IC layout  
  T. r5 l* V, \- good understanding of semiconductor physics  
6 |, l  p! O* c( U2 Z$ {) d- experience in full layout flow  
& h% t0 u% f% ]- experience with Cadence/Mentor based tool chain  
- very good communication skills  
5 ~( d/ S0 b( h; t! Q% w7 Q- flexibility and good capacity for team work  
7 V" F/ s( D2 m9 P/ D7 C- foreign languages: English, German (not a must)

ranica

FAE
: [" i3 [* c+ x# h1 o4 B; [公      司：NO.321-A Semiconductor Company
0 K( E" }+ a5 e0 D% C5 F工作地点：厦门

岗位职责：
1、协助市场部参与芯片的定义、评估和市场推广
1 ]$ s" P% M; U& w9 U" f$ q2、负责客户方案的设计、demo 板的设计及生产
! j+ p/ V( v- s7 N  P3 ^- {3、解决客户反馈的各种技术问题
( C7 e5 s7 N$ c4、重要客户的项目设计及协助电源产品的生产
$ w9 {* N- U0 W+ r3 J5、代理商的 FAE 培训及管理
6、完成销售部申请的 Demo 板
0 n$ d$ T5 y* J
+ F% `1 a3 H4 L4 _( W任职要求：
4 a9 J( F* q9 y. [% x8 J1、大专及以上学历，计算机及电子、通讯等相关专业毕业
4 ?% k( F& ~/ F7 ^0 u  W2、在开关电源领域2年以上工作经验
, q/ R) b% X+ {4 Q# b( T) J8 a3、扎实的电路理论基础，能熟练应用电路知识设计各种电源方案
5 S( I; f! ~. Y8 {$ J$ U* B, h4、能熟练应用Layout、电路仿真等相关的计算机软件
* l8 V0 U: \5 [6 ^0 M/ S4 ~5、较强的电路调测经验和动手能力，能熟练使用各种常用的电子仪器
6、具有良好的沟通能力和团队合作精神

sophiew

模拟版图工程师
( p2 n8 `. I/ B2 r1 q公      司：A famous IC company
# M' f5 B1 A8 L2 m1 U9 y工作地点：苏州

( d" F0 z9 n. f职位描述
工作岗位: 模块级模拟电路版图设计,包括物理验证.
  J5 U1 _) E6 q# ~3 I/ t
职位要求:
1. 模拟IP版图的规划和版图实现. 理解原理图到版图的转换过程.
2. 熟练掌握物理验证,包括DRC/LVS/LPE/ANT等的检查原理和过程.
3. 能读懂和编写物理验证规则和检查教本
4. 有实际设计若干模拟IP和流片验证经验,
5. 学历本科或以上
6. 一年以上模拟版图设计经验

sophiew

数字版图工程师
/ [  S/ F0 L$ f7 K  k  p' P% D公      司：A famous IC company
) A6 u" p6 p, S$ r" b工作地点：苏州

职位描述
工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片.
/ U2 d9 L8 r; l% q  Y
职位要求:
& H$ H0 _& Y/ b* ?( m. F) r1. 深刻理解数字后端流程,如 芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程.
! b- x7 r1 \6 z7 B5 m4 H2. 有数模混合芯片物理集成经验.
3. 有低功耗设计经验,使用过UPF和MMMC流程设计.
4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历.
5. 积极主动,团结合作, 有独立解决问题的能力,
' B7 e( Q. l: u, I9 K# W6. 学历本科或以上
+ M; X% ^$ r& s+ K( J# Y- P$ q! J7. 两年后端工作经验

jcase

【專案詳細】       
7 H: A& U4 [8 _! \
1 j! K0 l1 J5 Z5 G讓接案方清楚了解專案內容可篩選出更合適的人才、大幅提升成交率；建議您依照下列格式詳細填寫！

; n8 A( u- z6 A! ]/ D1.工作內容：發包電熱片溫度感測電路，需含電路設計，電路圖繪製，零件選購與Sample PCB製作
* E) U0 k9 k' A8 K, {2.配合時間：2014/5/1 ~2014/5/30
3.配合地點：以台北縣市為主，因方便討論
4.專案預算：依接案方報價
/ N: g6 v' J, s6 H/ ]8 b5.注意事項：       

$ S& V0 m$ {; [( J【所需專長】        熟悉繪製電路板，並需洗板子與將Sample PCB製作

l690527

去過的

  h7 @1 U6 Z' y8 S; K" N詰鎧科技
細拓科技
$ ^) o3 }) o# L9 H摩爾科技
0 U. i" y& y6 @* r/ y/ d雷X......

ranica

Sr. Layout Engineer /Staff Layout Engineer

公      司：one famous IC company
工作地点：上海

Job Requirements:  
) m5 D' Q' Y5 D' u; I-Work with circuit designers to build physical design floor-plan;  
-Complete the physical layout design with the constraints of circuit design requirements;  
-Verify the physical layout design to meet both circuit design requirements and process requirements;  
. d' x: E  I' Q-Use the advanced technologies to improve layout design quality and efficiency.  
" p: \" E% k. O5 c8 L$ G2 g
: Z  l, D# r4 \4 h  k0 i: O- O) d( z2 kQualifications:  
-College degree (or above) in Electrical Engineering or other related engineering field;  
-At least 4 years experience in layout design field with rich tapeout experience;  
-Good understanding of basic electronic principles dealing with circuit and layout design;  
-Familiar with IC layout methodologies, flows and CAD tools such as Cadence virtuoso layout, Caliber physical verification;
3 P' M5 B- K. g$ o2 p-Prefer experienced in PLL and IO design  
" |* \  n8 T" _- O3 Q  [-Patient, A good team player, Good communication skills;  
  d' d7 A  h' K3 {! W7 m& W  F# S-Can communicate with both written and spoken English.

jcase

1.根據數位電路結構和所用基本邏輯單元的特性，類比分析電路的邏輯功能、延遲特性以及電路中是否存在冒險競爭情況等。
2.根據電路拓撲結構和電路中所用的元器件參數，類比分析該電路的直流、交流和瞬態等各種特性，並進行靈敏度分析、成品率類比和最壞情況分析等特殊類型的分析。
3.設計某些特定類型的電路
4.自動佈局佈線功能
5.對繪出的電路圖進行電連接規則核對總和各種統計報表生成等
; k- |) L4 {4 f* f" [4 I( A6.將多種型號的器件符號及特性參數值存放在資料庫中，並可擴展資料庫內容，添加新的器件符號
/ ?  B! O  j- n3 M' v
% v. q! H5 T, \+ R! Q2 l6 h* c
合作面議。能者與意者請email研發簡歷與chip123聯絡。