current-mode PWM中原理问题求助

cicer

各位大大,小弟是新入行的新人,对电流型PWM的原理不太懂;

附图是3842的内部结构图

为什么采样的电流信号回馈到比较器的反向端与误差放大器的输出(FB与基准电压比较的输出)电压比较,而不是与FB电压比较呢?

FB与基准电压比较已经可以得到PWM的波形了,为什么还要和电流反馈的再来一次PWM比较呢?

问题比较愚昧,请大大赐教,感激不尽!

wangttt001

和reference  voltage比较之后得到的误差电压和电流三角波比较之后才是PWM信号，
......

cicer

谢谢大大的回复,原理上是你说的这样,

但我不明白,为什么电流测定的信号直接和FB电压比较不可以?

wangttt001

首先，输出电压的大小是reference 和FB的分压比例决定的，如果不和reference比较无法确定输出电压的level。
简单举例：reference voltage=2.5V,FB voltage=2.5V时，error amp的输出为0，PWM duty为0%。
其次，比较voltage mode 和current mode的区别，会发现voltage mode有三角波发生器，也是FB voltage和reference比较之后的值在和三角波切除PWM来。


个人愚见 。

monkeybad

哈哈 這個問題真是耐人尋味
沒有人說不可以呀 你可以自己想像一下 拿電流測定信號跟VFB比較會怎樣
也許你會想出新的架構也不一定喔
目前的電流模式控制 採用的控制方法是VFB與VBG(bandgap電壓)做比較 由error AMP輸出後 在和電流測定信號做比較
電流模式控制包含兩個迴路 電壓迴路和電流迴路 電流迴路被包含在電壓迴路裡面
(1)在最外面的電壓迴路方面
電路穩定後 因為我們拿VFB和VBG做比較 所以最後負回授會把VFB會和VBG鎖定住
藉由調整電壓分壓比例後 可以得到我們要的輸出電壓 (現在知道為何VFB要先和VBG做比較的原因了吧)
(2)在電流迴路方面
目前業界在用的大多屬於最大電流控制
電流測定信號和error AMP輸出電壓(記做Ve)做比較 當電感電流上升期間 電流測定信號也隨之上升
當超過Ve時 PWM控制信號就反轉 把MOS開關做切換 如此一來電感電流的最大值就被監控住 所以有時候我們在error AMP輸出還會放一個鉗位電路 藉此限制住Ve的最大值 所以連帶的也限制了電流測定信號最大值
也就是電感電流的最大值

另外還有一種是平均電流控制 那又是另一種架構
若不是很了解 建議可以先看一些入門介紹的資料 在自己畫圖想一下就知道了

[ 本帖最後由 monkeybad 於 2008-4-29 10:54 AM 編輯 ]

buliu123

聽完大大的這一翻話,我對current mode的設計又有更進一步的了解了,不過有個疑問一直困擾我很久,採用current mode去做boost converter的設計時確發現current mode boost 會有一個低頻的零點和一個右半平面的零點,會發現該current mode的頻寬會被右半平面零點限制住,如果瀕寬沒有voltage mode的瀕寬大,為何不用voltage mode去作???是有其它的優點我沒發現嗎??ㄏㄏ覺得這問題還滿有趣的!!

buliu123

sorry~~更正上面筆誤,current mode 有低頻極點跟一個右半平面零點~~

cicer

谢谢 wangttt001,monkeybad两位大大的解答! 已经基本清楚了上述的电流模式,我再找一些资料,加深理解一下;

笼统的说就是,目前的电流模式PWM方式是电压反馈+电流反馈两个环,电压反馈经过了一个误差放大,对FB进行了放大处理;

假设反馈回来的电压信号能直接反映输出电压的信息,则可以省去误差放大器,这样说法对吗?

mbission

Voltage mode PWM的Line Regulation的能力會比較差,並且補償不易,因
為外部為2nd order電路,Current mode外部可視為一階,相較而言,比較簡
單的補償機制就可以達到,並且對於Line Regulation比較好,唯一麻煩的是
需要做slope compensation,主要是因為PWM的鋸齒波有非線性,造成輸出
duty的變化,若不補償有可能會發散

buliu123

Cicer大大說的一段話"电压反馈经过了一个误差放大,对FB进行了放大处理;假设反馈回来的电压信号能直接反映输出电压的信息,则可以省去误差放大器"  來作回答,
        當然,能不經過EA,直接當作電壓的回饋信號是最好,也就是輸出電組直接分壓的方式,但是,這樣做會面臨到,因為輸出電壓range往往很大,分壓之後的回餽信號能保證你的Ramp信號,或Current mode(Ramp+Cscurrent)信號能cover住嗎??如果能conver那是最好,但設計的困難度也相對的高!!
        "对FB进行了放大处理"這句話我會把它當成是為了,將輸出電壓合理有效的壓在Ramp信號能cover的範圍裡面的處理方式,因此才會定一個Vref的電壓,這種方式相對於FB反饋,更能保證安全穩定,也好設計,不過會犧牲掉EA楚理的時間,所以相對上會反應會比直接回饋慢!!
        希望以上是你要的答案!!

buliu123

原帖由 mbission 於 2008-5-19 10:26 AM 發表
Voltage mode PWM的Line Regulation的能力會比較差,並且補償不易,因
為外部為2nd order電路,Current mode外部可視為一階,相較而言,比較簡
單的補償機制就可以達到,並且對於Line Regulation比較好,唯一麻煩的是
需 ...

    針對mission大的回答,我還是有個疑問,今天撇開補償難易度的問題,而去針對Voltage mode 及 current mode PWM的穩定度及整體速度去方面去討論,因為我算出current mode pwm 的"右半平面零點"出現在幾十KHz附近,因此對此來說,我的頻寬最高就只能做到幾十KHz,即使有current loop幫忙反應,速度上真的有voltage mode 快嗎??當然我沒有指定switching的frequency,因此順便請教一下在不同頻率下的操作極限跟比較!!

chagg

原帖由 buliu123 於 2008-5-23 10:20 AM 發表


    針對mission大的回答,我還是有個疑問,今天撇開補償難易度的問題,而去針對Voltage mode 及 current mode PWM的穩定度及整體速度去方面去討論,因為我算出current mode pwm 的"右半平面零點"出現在幾十KHz附近, ...

可以用補償電路,把RHP ZERO cancel掉 或是推到更高頻去,簡單常用的就是OTA PI補償