Duty Cycle Corrector circuit

monkeybad

之前在做PLL時, 為了能達到50% duty cycle的clock, 我把VCO頻率震兩倍在除頻下來
就可以達到50% duty cycle, 但是總覺得這樣做好像很浪費power
$ n' b# \5 h  H6 R! e/ X所以就參考了一些有關duty cycle corrector的paper, 電路自己再稍微改良一下, 相關電路如下
給大家參考看看
- Z! p4 y& `! X7 l* ~
- o3 o) Q1 I, g# A; }( ?: M5 V電路並不算複雜, 但是仍可達到調整的功能
主要運作原理是先把CKIN除以2得到CKIN/2
: i5 g' Y" J9 G再用VCDL產生一個delay的CKIN/2, 然後跟CKIN/2做一些邏輯運算得到CKOUT
4 k- @7 @$ _% B9 DInverter掛個電容是一個duty cycle to voltage電路
# U, k/ A  S6 X3 H  i- s用兩個反向的duty cycle to voltage電路產生一對差動電壓接到OP產生Vctrl
OP用簡單的一階放大器就可以了, 外面再掛個電容再濾波一下使Vctrl ripple更小一點
然後Vctrl再接回去VCDL的控制電壓上
( T# f) U) \( u1 rVCDL: Voltage Controlled Delay Cell
& Y# G1 I7 X) |6 p) V7 p9 `4 f
主要參考這篇paper:
; O, E$ h0 x% |- B. ?7 q0 pS.Karthikeyan, "Clock duty cycle adjuster circuit for switched capacitor circuits"

: I& e4 [; y2 G0 l非常非常省電 我只用了約240uW左右(CKIN約500MHz)

1 w' j- V3 v) x& ?& p2 U! N. |[ 本帖最後由 monkeybad 於 2008-5-7 08:50 PM 編輯 ]

shaq

Oh! man!

& A/ R& \) K' C, E0 iThat's what I'm looking for!!!!!
1 g; Y  `1 c9 s/ h: ^3 v* bThanks so much!!!!

kevin

圖中CKIN除以2得到CKIN/2 不是已經是50% duty cycle了嗎?

kevin

sorry,你目的是要得到CKIN的frequency,不是CKIN/2,
: O& e8 u  i) I5 \9 [+ z/ g/ H& R如果是這樣,comparator一端以fixed reference voltage來作比較,會較有彈性,duty cycle可以由外來改變,且duty cycle比較準.

cicer

very good,thanks!!!!!!!!!!!!!!!!!
: Z# I/ s* o9 R3 V0 p2 q

' S, A' b. n( N4 Q7 _2 S8 o可以说是VCO和PWM思想的结合

hitxiaojun

very good!如同甘露降临!我不断学习,不断前进!thanks!

staplerli

Very Good!!!!!!!!!!!!!!!!!!!!!!!!!!!

mixsignal

真的很不错啊，不过觉得有点复杂。有没有更简单的办法呢？？？？？？