請問使用power ring會有出現此error呢?

wombatwu

我已確認電路無誤，但在電路周圍畫上Power ring,Gnd ring就出現以下softchk的error訊息。
" l* C- d5 z/ s: z6 o請問有前輩知道原因嗎?

錯誤訊息如下，
) C* a1 b4 Q* k( z) t( [check SOFTCHK SUBSTRATE UPPERALL.-2Errors

. E* _. g6 _7 k& t! D$ `這兩個錯誤都是針對power ring。

crystal_blue

你好:
      一般來說出現SOFTCHECK的問題，就我的經驗所遇到的情況
1 C- G/ ~" L$ t5 X; T- ]都是因為下列的原因所產生的:

1.POWER PIN 沒打上
. @7 e0 {) v, O2.POWER PIN打錯 (如 VDD OR GND 打相反)
* ]+ ]* _' W. H1 ~9 {3.不同的電位沒用LAYER做區別(如SUB2 )
' v; Q3 a; B* a+ |, ~
: K" c, ^; e, W( O$ n8 U以上是我曾遇過的問題，提供給你參考。

wombatwu

不好意思，我忘了補充還有出現Extraction Report的error，

7 U/ H8 Q. S8 p3 J  ?: z; f" rWARNING:  
0 h( V7 Y7 Y' L4 U# ]4 W8 d. V5 s" K+ U          Stamping conflict in SCONNECT - Multiple source nets stamp one target net.
          Use LVS REPORT OPTION S or LVS SOFTCHK statement to obtain detailed information.
5 w$ p2 f- \( R; X. ~' c5 F
crtstal_blue前輩，謝謝您的回應，經檢查我的power pin沒有打錯，且怪就怪在若我的power ring 用nwell全包覆起來就會出現error，但若將power ring不完全包起來，而是呈現"C"狀，缺口再用metal層連接，此error就不見了。請問您有遇過這樣問題嗎??

arthur03226

檢查一下，被power ring包起來的線路裡面的ground有沒有把電位接出來?
感覺起來你的ground (p+ diff)似乎是由psub接起來的不是由metal連接