自強基金會【工業局補助】CMOS原理、佈局與設計(Lab)

jianping

97S138

介紹CMOS設計原理、CMOS積體電路的基本佈局及設計與模擬。雖然各種高階系統合成設計方法，在今天System on a Chip (SoC)的時代中躍為風潮，但Fully Customer Design仍是實現積體電路設計的基礎。本課程提供了專業、完整的豐富教材，強調理論與實作並重，以理論5週、實作5週的比重隔週交替進行，期使學員在短期內，能對CMOS積體電路的設計原理、佈局與模擬，有一基本認識。

* _3 L5 O& ^5 b  E1 Q8 L( }※本系列課程為工業局補助課程，名額有限，敬請把握機會。

/ r8 w2 w5 i- K" z5 ^) |/ ]: _3 I) h大專以上非電子電機相關的理工科系畢

理論課：
1.Introduction to CMOS VLSI Technology
/ {- I, O2 d. Z: F) S4 l2.The Metal-Oxide Semiconductor (MOS)
# S0 N; s/ Z8 N- ^# g3.Basic Introduction to CMOS Process
% ]. _; k" N9 q% [+ M4.Circuit Characterization & Performance
+ k% {$ \. U, k1 g7 LEstimation
9 u' i5 {. d4 ^4 k+ U$ Z* e9 r0 Q9 X( f5.Basic CMOS Circuit and Logic Design
6.High Speed Digital CMOS IC Design (Optional)
7.Low Power Digital CMOS IC Design (Optional)
實作課：
$ a4 D! U# j. h2 J+ ^1.Introduction to UNIX Instruction and Cadence Design
7 d" g8 R3 _  Q- p( F9 s+ PSystem
% i" E  \+ O7 m! c2 U' i5 _, i/ A2.Logic Symbol and CMOS Schematic
3.Basic Digital Circuit Simulation Using HSPICE and Spectre
4 N) @. e$ Y) }) ^" z8 ~4.CMOS Layout & Design Rule Checking (DRC)
  T9 ^/ T8 j( B2 B) A& i5.Techniques of CMOS Layout
4 t) a2 X* k6 R" m6.Hierarchical Design Concept
+ ?6 B4 k  L& C; ~, v- Z: X* |* s7.Extract and LVS (Layout vs. Schematic)
8.Dracula: An Off-line Verification Tool (Optional)


自強基金會 專業講師

6000元

30 小時

& W1 D# ]/ J! O- j2008/06/20起，每星期(五)，共十週，18:30~21:30   

( }3 a5 U. V; `# Z3 S3 N; @新竹市光復路二段101號研發大樓  
5 ?; l! r: v8 E- I6 Z
經濟部工業局
8 U% l, M4 ~5 y$ w* @4 W
3 G& `' K% h& K8 M$ M- b8 N03-5735521#3213 謝小姐 mayhsieh@tcfst.org.tw  
7 B+ K- {$ z8 B& z
+ U2 d4 l9 ^1 R* W報名方式，繳費方式，證書發放，常見問題與解答  
+ w/ h+ F8 i" k5 P5 H
CMOS-1.pdf，需加入會員才能預覽 ，   
9 O3 n% f: L$ R3 U& W9 [0 m: O5 u
※本課程採用Unix Workstation工作平台，一人一機，含上機實作5週。
>※本系列課程為政府補助課程，今年僅此一次的優惠，名額有限，報名從速，敬請把握機會。
- ~& V3 @: w! M/ S5 G※因工業局補助課程，故不適用其他優惠方案。但消費金額可累積紅利點數。<<活動詳情請參閱本會網站「會員紅利積點活動辦法」>>
※若遇不可預測之突發因素，基金會保有相關課程調整及講師之變動權
* ~, ?8 N& i3 T. b$ j※課程費用：含稅及講義。