verilog 語法v.s LVS (

pai001

Dear all:
請教一下, run lVS 時吃的verilog netlist 語法
' r+ V( T3 h! G3 L分別為
PH PHVREF12I(VREF12, TVREF12H_);
: O7 t* |6 i. Q2 a' cPH PHVREF12I(.O(VREF12), .I(TVREF12H_) );
1 A8 r7 d% L  g+ @; {" F8 j0 l+ m
5 n, F5 K5 [  H( L; v這兩種對verilog 語法來說都是合法的
但對LVS 有差異嗎? 會有問題嗎? 不ㄧ樣的tool是否有不一樣的限制?
是不是tool 有選項可以選?
4 B( b" r* q  l. d謝謝大家囉
PS: DRACULA RUN LVS
& i( Y7 k6 C7 p0 N( P0 N/ g: R% _

tzuenhau

這看起來挺嚇人的囉 會不會很難壓  我倒是看不太懂的丫 真是恐怖的囉