9/10 CTO論壇：TSV (Thru Silicon Via): Enabling Next Generation IC’s

jiming

GSA與SEMI 以及SIPO共同於2008年SEMICON Taiwan期間合辦CTO論壇，討論有關SiP的萌芽技術─TSV (Thru Silicon Via): Enabling Next Generation IC’s，誠摯地邀請您一同參加。

日期: 2008年9月10日 星期三 08:30 –18:00 地點: 台北國際會議中心二樓 201 ABC會議室 費用: 免費 (需事先上網登記) 9 N; o+ G* \$ I5 Mhttp://www.semicontaiwan.org/SCT ... /Register/index.htm]http://www.semicontaiwan.org/SCTAIWAN-CT/Visitors/Register/index.htm

論壇簡介: 7 b! P. j# ~; m半導體晶片面臨尺寸越做越小，但效能卻要更加提升的強大壓力，在此同時，每一個package在體積縮小下，卻要能容納夠多的功能在裡面。在消費性電子市場成長驅動下，諸如以矽為渠道的3D IC或者TSV等Packaging 技術之創新也更加快速且重要。本論壇將著重在對TSV技術的概述、技術演進與應用，並且與談人將對此主題進行深度的探討。

論壇主題： Emerging Technology of SiP - TSV (Thru Silicon Via) Enabling Next Generation ICs SiP的萌芽技術 TSV (Th─ru Silicon Via): Enabling Next Generation IC’s

論壇主持人：SEMI Taiwan 封裝測試委員會主席/ GSA SiP 委員會主席/ 日月光集團 研發處總經理唐和明博士

座談會主持人：SEMI Taiwan IC 委員會主席，聯華電子市場行銷處副總 & f$ R) l' U4 }6 P; _' a鍾立朝 先生

座談會共同主席： 5 z( l# d  S. e& h2 ?1. SEMI Taiwan 封裝測試委員會副主席/ 義守大學 9 _( V& E; C0 G8 @1 y7 I  n5 _* h校長傅勝利博士 2 L6 X/ z& R9 U2. SEMI Taiwan IC 委員會主席/ 聯華電子 4 j, v* N+ h5 u  _& Z0 p- Z全球市場行銷處副總鍾立朝先生 3. SEMI Taiwan IC 委員會委員/ 美商暐貰科技 總經理暨亞洲區副總裁周雷琪先生 4. SEMI Taiwan IC 委員會委員/ 台灣新思科技 8 X$ g% G5 y+ \+ c5 y大中華區總裁葉瑞斌先生

+ C  r4 r& v" K: c2 i% H: q6 }

" D" I9 ~+ @$ Z5 B# n4 B; f

議程:
08:30 – 09:00	報到
09:00 – 09:40	開幕演講 - TSV 概況   m. E3 d" R: K# _8 ^( t+ m# w日月光集團研發處 總經理 唐和明博士 探討議題: - TSV 技術之需求 - TSV 基礎建設概況 + t# l8 D0 W# n- 製造上的挑戰
09:40 –10:20 " M( K! @9 B9 S3 s	ITRS TSV 未來發展 $ V4 d6 T* H3 {$ KIEEE院長, IEEE CPMT Society, William T. Chen博士
10:20 –10:40	中場休息
10:40 –11:20 7 t6 m0 A1 y  `; H1 }/ z% F	TSV 市場概況 % p& B4 {+ Y7 m4 t3 Q( Z, }! p  qGartner 研發副總 Jim Walker先生 1 w9 z/ ?8 r* g  G2 T  E探討議題: 4 I' i3 ^. ?) n3 ~4 @; z$ X- 驅動技術發展的要因   ]: t- y) q% `& O- 產品應運與市場大小 - 產業發展現況 / J& u$ O+ K- h+ M- u+ T- 產品的執行與上市時機
11:20 –12:00 # X0 b- f9 \! e) `	TSV 技術概況 - {: d- Q+ s& u5 q9 tIMEC 專案協理Eric Beyne 博士 探討議題: - 3D-TSV 技術之成本要因 5 F% y# O/ t( ]6 \0 l- F- 3D-TSV 技術製程之概述 : Q7 U- Y$ B9 g- 3D-TSV 技術之wafer thinning, temporary carrier mounted與thin die handling 製程概況 4 n3 o; r! `: V- j+ z- 3D stacking, Die-to-die, die-to-wafer, wafer-to-wafer之製程概況 5 f; u; g- }6 i) u# h8 c! u7 C- Packaging 3D-stacked IC's 的挑戰 1 _4 B* i) u" }  S- 八吋與十二吋之材料、設備的挑戰
12:00 –13:30	上午場休息
13:30 –14:10 0 B% r$ K' d0 k4 y" L	通訊產品概況 美商高通國際股份有限公司(Qualcomm) 副總 Tom Gregorich先生 0 M' {7 O( t( F* i) d探討議題: - 驅動因子與市場機會 - 通訊IC設計、封裝與測試的要求 ; `7 n7 w$ F2 p8 |* f5 @& D+ U- 產品與技術準則 - 技術、設備、材料與設計的挑戰和關注焦點
14:10 –14:50	光學產品概況 # W$ x: l( B% j( i6 C3 HOmniVision Technologies Inc. 製程副理Howard Rhodes 博士 - C+ W; O/ w8 V) B$ Y1 F探討議題: - 光學產品驅動因子與市場機會 - 光學IC設計、封裝與測試的要求 - 光學產品與技術準則 - 光學產品之技術、設備、材料與設計的挑戰和關注焦點
14:50 –15:30	設備與整合的挑戰 美商暐貰科技(AVIZA) VP & GM, PVD, CVD & Etch Product Groups, Kevin Crofton先生 . h* u) |# K2 J8 r- |7 a探討議題: - Via First & Via Last 6 {! E3 b. k1 K! t3 f- 8” vs. 12” 潛在議題與考慮要點 -現有技術水準、創新、挑戰與準則 - Etch, Seed Layer,與 Via Filling上的挑戰
15:30 –15:50	中場休息
15:50 –16:30 8 }. K  S- X' O	設計與EDA 工具之創新 台灣新思科技 研發科學家, Charles Chian 博士 探討議題: 3 i* q3 U8 \/ ]# d7 u% O. E; n- d- 整合設計: 從IC到 Package 再到系統整合 - 設計技術 - 技術挑戰與準則
16:30 –17:10	測試上的創新 * x% C/ }# z+ k惠瑞捷 Mixed Signal & RF Solutions Semiconductor Test 經理, Wilhelm Radermacher 先生 / m# r" h: B0 m& v" i' b- Via First & Via Last - 從IC, Package, 到系統測試 - 技術標竿 $ U0 `2 ^& R+ Q# u2 J4 k- 現有技術水準、創新、挑戰與準則
17:10 –18:00	座壇會主題: 供應鏈、協同合作與標準化 , H$ [( [9 F) B, d( P座談會主持人: SEMI Taiwan IC 委員會主席/ 聯華電子 市場全球行銷處副總鍾立朝先生 7 y3 J% I3 u) v" R! ], g與談人: 1. IEEE院長, IEEE CPMT Society, William T. Chen博士 5 z) r8 ~/ M, Z# }# C* h2. Gartner 研發副總Jim Walker先生, ( f3 V2 L8 _' r2 P* V' a8 t! J5 D3. IMEC 專案協理Eric Beyne 博士 0 L1 |5 ]. K: m/ k% E0 M4. 美商高通國際股份有限公司副總Tom Gregorich先生 5. 美商暐貰科技 VP & GM, PVD, CVD & Etch Product Groups, Kevin Crofton 先生 6. 台灣新思科技研發科學家Charles Chian 博士, 7. 惠瑞捷Mixed Signal & RF Solutions Semiconductor Test 經理, Wilhelm Radermacher 先生 - n5 h- s! J+ U3 c" a4 i! k! m' s
18:00	閉幕

-行程視現場狀況異動，不另行通知。
-此論壇演講以英文為主。

Eagle_10_17

太晚知道了,想了解TSV說~看來只能等下次囉~