请问：TSMC工艺下画版图遇到的问题？

lily3637

1画版图的时候出现这个的错误提示，如何解决？
LAT.3P { @ N-well pickup OD to PMOS space > 30um
  NWELi_US = SIZE NWELi BY - 0.085 // 0.12/1.415 = 0.085
& Q. d( {& ?3 S9 i+ R$ Z" [  // 30/1.415 = 21.201, (0.6 + 2 * 0.085)/1.415 = 0.544
- a; ]  W- c9 e) ^5 R7 m  NTAP_OS = SIZE NTAP BY 21.201 INSIDE OF NWELi_US STEP 0.544 TRUNCATE 0.544
2 o7 \0 j+ r0 I- H  PASD_FAR = PASD NOT NTAP_OS
2 W2 j9 ?  ?1 \3 x  PASD_FAR_FILTER = SIZE PASD_FAR BY 30
" B6 R: }' T5 u! m" n+ _  NTAP_NEAR = NTAP INTERACT PASD_FAR_FILTER
0 C- a' M5 O( D  // doing an more accurate sizing
  NTAP_NEAR_OS = SIZE NTAP_NEAR BY 0.10
  NTAP_90_CORNER = INT NTAP_NEAR_OS < 0.06 ABUT==90 INTERSECTING ONLY REGION
* {( f! x7 P- T9 Z, {  h% S  NTAP_OCT = NTAP_NEAR_OS NOT NTAP_90_CORNER
) q: K4 z9 y4 t/ k6 p) Q  NTAP_135_CORNER = INT NTAP_OCT < 0.04 ABUT>134<136 INTERSECTING ONLY REGION
9 g) S+ Q" J2 a% M2 E' P% T6 v  NTAP_HEX = NTAP_OCT NOT NTAP_135_CORNER
0 e/ N; t5 ^3 V) x  // 30-0.10 = 29.9
  NTAP_HEX_OS = SIZE NTAP_HEX BY 29.9 INSIDE OF NWELi_US STEP 0.544 TRUNCATE 0.544
  PASD_FAR NOT NTAP_HEX_OS
}
2.PMOS衬底要接VDD，请问要怎么接？

ulf

這條是再說pick up不夠密集吧?
因為rule規定30um之內要有一個pick up
; C& ]% ?. s) f) |  S1 gPMOS的話 就是給個VDD的pick up吧?

$ d" l; e/ a7 M  T0 S應該是這樣吧? 因為我也是剛接觸的新人
9 M+ m2 C3 s6 G" _  ]. h, k請多指教 謝謝

' w0 F/ C. q; ^. Q% n( r7 I. @怎麼接..
* D% Q, F- v# Z+ @/ d: o: W  F就作一個N+ OD 然後從VDD接電源上去給它
這樣就是PMOS的pick up了
- ]. J: }+ ?6 q% m3 \
[ 本帖最後由 ulf 於 2008-8-15 11:09 PM 編輯 ]

瓦片小屋

这个就是你的电源与地的衬底打的不过密集，与衬底连接的两个点相对于你报错的地方都超过了30um，所以才会报这样的错误。

o_alice

多加点subtrate，这对layout是有好处的。

linger809

这个问题指的是你的nwell pick up和pmos距离太远了，虽然pmos的衬底也是接到了vdd,但是由于距离
太远，衬底偏置效应就会很严重，所以报出来的结果是有LATCH UP风险，最远的pickup只能是30um,rule
1 m. f% Y4 E" h规定不能再比30大，>30　LATCH UP风险就会变的很大.同理nmos是一样的道理.

motofatfat

PICK UP  指 BODY 那個 PIN 轉換成 LAYOUT
. N% b; ^+ A; rPMOS ㄉ BODY 是 NWELL    用 N+OD 連接  即 NWELL 中 ㄉ N+OD
+ h) {1 p9 o9 m! t3 R" eNMOS ㄉ BODY 是 P-SUB     用 P+OD 連接  即 P-SUB 中ㄉ P+OD

terriours

这条rule是为了防止latch-up的，意思是说你的nwell的偏执做的不够，应该在每30um的地方有这样一个nwell的偏执，只要在每30um的地方加一条nwell偏执就可以了。