模擬OP,Phase Margin不同??

andywu

我模擬簡單的OP,OP內部是由5個MOS組成的單級,其中差動對是兩個NMOS

' S2 A5 M0 ]0 p* R8 ]- [我兩端的DC LEVEL大約是1.2V

所以我模擬OP看DC GAIN,PHASE,BW,主要想看穩定度
* s3 ]- p& l+ U! ?6 X5 I+ `
  U3 \9 Q$ p% P1 S8 S4 G' h7 O9 `; M我是在差動對一邊給DC 1.2V,另一端給DC 1.2V AC 1V
4 G0 o8 C% T" f3 m, n
. ^1 r, o# Q. u5 q; fEX:

VP  P 0 DC 1.2
, h) |: p+ J1 S, a; S" m; }VN  N 0 DC 1.2 AC 1
" O9 t2 a) m, U
.
3 q5 B  S% ^! H) c- k.
* n1 N4 u/ V$ n* ?! N5 I% A) x.
當然最後是看vdb(out)和 vp(out)
) W0 z3 |% c( u; I+ J8 T1 W. z
但為什麼寫成這兩種方式,phase會不太一樣呢?

8 X5 i9 u0 L+ }: U9 X方式1:
2 S" K  A2 n6 c/ eVP  P 0 DC 1.2
+ K8 _4 S/ m) W2 _/ D) HVN  N 0 DC 1.2 AC 1

/ l! b. P" y+ Z; I, ~2 S3 E( Z& Q方式2:
$ L6 l, x8 ^( M4 Y+ H( ^% u2 Z7 @VP  P 0 DC 1.2 AC 1
VN  N 0 DC 1.2

方式1,出來的PHASE是從0往負的掉,最後看在0 db時再加180度
方式2,出來的PHASE是180往下掉,直接看0 db的度數

理論上兩個從0db對到的phase應該要一樣吧
: j' E1 J+ O, d+ f
: @1 }5 v& `+ n7 K可是我用方式1:是-119度,所以加上180是61度
      用方式2:直接看0db對到的度是73度

應該是要看哪一個為準呢?這判斷是和OP內部差動對是由PMOS OR NMOS構成有關嗎?
0 e. C  p. I# I; ?& f' l' p, X

seanyang1337

Hello,
基本上第一種方法是對的,你看電子學的書這麼久了有看過Phase是從180開始往下掉的嗎??????
那表示你的正反顛倒啦.

zy21

理論上該電路確定以后，P1和GBW的位置不會改變。對此現象感到迷惑，因此自己隨便搭建暸個如樓主所述的OP，SIM后並沒有樓主所述的現象，無論在哪耑輸入AC SIGNAL，增益、－3dbBW和GBW的位置都沒有改變，PM也一樣。
2 ~: h% c0 @6 m請先檢查一下OP的直流工作點是否得到正確設置？

andywu

理想phase是不是60度最好?
phase太低電路會不穩定
太高的話有沒有什麼缺點呢?(ex:70~80)

zy21

還有一點疑惑的地方，為什么方式1是從0往下掉呢？應該是方式2從0開始往下掉吧？是否描述顛倒暸？
另外，PHASE從180開始確實說明正負耑反暸，但是並不能認為是徬真的問題而忽略可能存在的電路問題。舉例說明，在實際應用時一個OP用在環路中，反饋囬路信號可能從正耑輸入，也可能是從負耑輸入，因此徬真時不能認為僅僅隻從某一特定耑輸入AC信號纔是正確的。
- ]6 E% P! i1 y( V還是建議檢查一下所搭建的電路。

zy21

原帖由 andywu 於 2008-8-28 09:56 AM 發表
理想phase是不是60度最好?
" |  h+ }. h- ]& i- i! Uphase太低電路會不穩定
太高的話有沒有什麼缺點呢?(ex:70~80)
$ w- P6 N7 g' u3 H2 Y. J

2 n' E6 P6 }! r' y現在隻是單徬OP，PM在后麵驗證LOOPGAIN時再作最后敲定比較好，也就是確定好整個環路和負載條件等等。一般比單獨徬真OP所得PM要高。
PM太高當然也不好，直觀來說就是響應速度慢暸。據一些PAPER經驗之談，比較建議取在60∼70＋之間。其實個人認為，具體還是看設計所對應的應用，在速度和精度之間折中。
5 C. N3 `0 Y' B4 D0 r* N對于這點我理解不深，還請大大們能來指點一下。

chenwhae

VP 及VN AC 輸入對調，回授路徑也要變動，一般來說OP 對稱性的關係，正負回授PHASE MARGIN會有差

andywu

原帖由 chenwhae 於 2008-8-28 11:05 AM 發表
+ J6 h  p9 T! s5 h7 tVP 及VN AC 輸入對調，回授路徑也要變動，一般來說OP 對稱性的關係，正負回授PHASE MARGIN會有差

. G. v( `8 b& F2 e! j1 N* j大大,我這個例子是open loop的方式來看輸出,也會不同

andywu

原帖由 zy21 於 2008-8-28 10:04 AM 發表
5 S1 J7 j0 J7 P* b0 Q% ?7 @還有一點疑惑的地方，為什么方式1是從0往下掉呢？應該是方式2從0開始往下掉吧？是否描述顛倒暸？
0 J2 e. x. H3 V) u( D另外，PHASE從180開始確實說明正負耑反暸，但是並不能認為是徬真的問題而忽略可能存在的電路問題。舉例說明，在實際 ...

1 p: ~2 S2 f& k( p1 l大大,沒錯,我描述顛倒了
: G9 E; M$ G7 h  _( I# x% p通常模擬AC特性,AC訊號是加在回授那端嗎?

semico_ljj

觉得楼主还是要把什么是feedback先搞清楚，看一看书吧。。。。。。