模擬OP,Phase Margin不同??

andywu

我模擬簡單的OP,OP內部是由5個MOS組成的單級,其中差動對是兩個NMOS

. v3 R7 M; k  s* J- |* T我兩端的DC LEVEL大約是1.2V

所以我模擬OP看DC GAIN,PHASE,BW,主要想看穩定度
& k: Q0 F4 C0 t, ^+ t" N% i: S
我是在差動對一邊給DC 1.2V,另一端給DC 1.2V AC 1V
1 h9 p: e$ d. k5 o0 H% h
EX:
' K3 Z' S& {4 O% _0 W- N8 B# v
VP  P 0 DC 1.2
VN  N 0 DC 1.2 AC 1

6 \3 i& ~% |+ [9 q- e0 \. {.
2 o% g* H. c" a.
: k6 C# D: B3 w1 a) S! w* s& P.
當然最後是看vdb(out)和 vp(out)
+ @6 w1 B7 h$ b3 v0 }% {6 d
6 n8 \) y8 H5 D7 z. d但為什麼寫成這兩種方式,phase會不太一樣呢?
; @; H/ Y6 |3 I8 I, L
$ w2 J$ @/ \5 ?  O# c方式1:
, s, Z- D0 Z" g& p: p( x  VVP  P 0 DC 1.2
VN  N 0 DC 1.2 AC 1
5 `# l, Y$ Y" k1 g7 x
方式2:
VP  P 0 DC 1.2 AC 1
VN  N 0 DC 1.2

方式1,出來的PHASE是從0往負的掉,最後看在0 db時再加180度
方式2,出來的PHASE是180往下掉,直接看0 db的度數
/ t1 O, O: o9 |3 P
理論上兩個從0db對到的phase應該要一樣吧
% t* u! M& Q! f$ {1 p8 j
可是我用方式1:是-119度,所以加上180是61度
      用方式2:直接看0db對到的度是73度

應該是要看哪一個為準呢?這判斷是和OP內部差動對是由PMOS OR NMOS構成有關嗎?

seanyang1337

Hello,
+ Z" l1 E! L* d& U% ]; Z基本上第一種方法是對的,你看電子學的書這麼久了有看過Phase是從180開始往下掉的嗎??????
那表示你的正反顛倒啦.

zy21

理論上該電路確定以后，P1和GBW的位置不會改變。對此現象感到迷惑，因此自己隨便搭建暸個如樓主所述的OP，SIM后並沒有樓主所述的現象，無論在哪耑輸入AC SIGNAL，增益、－3dbBW和GBW的位置都沒有改變，PM也一樣。
- Q3 d0 v! R7 G5 |# Y3 A請先檢查一下OP的直流工作點是否得到正確設置？

andywu

理想phase是不是60度最好?
: s, B7 b0 j& @0 X/ R7 y7 K& }phase太低電路會不穩定
2 J9 ]5 M' U5 l: D2 V太高的話有沒有什麼缺點呢?(ex:70~80)

zy21

還有一點疑惑的地方，為什么方式1是從0往下掉呢？應該是方式2從0開始往下掉吧？是否描述顛倒暸？
1 ~, w$ b. T3 f; ~: G另外，PHASE從180開始確實說明正負耑反暸，但是並不能認為是徬真的問題而忽略可能存在的電路問題。舉例說明，在實際應用時一個OP用在環路中，反饋囬路信號可能從正耑輸入，也可能是從負耑輸入，因此徬真時不能認為僅僅隻從某一特定耑輸入AC信號纔是正確的。
還是建議檢查一下所搭建的電路。

zy21

原帖由 andywu 於 2008-8-28 09:56 AM 發表
! f5 r/ E  m. X/ K; }理想phase是不是60度最好?
9 H' j3 Y& y' X* yphase太低電路會不穩定
太高的話有沒有什麼缺點呢?(ex:70~80)
; F  Z# H# [4 {) [: t9 _7 c

* a4 t+ R( O6 o/ |/ O3 {) F3 c
! S! A* Q' v7 [: T& U! Z+ P7 j現在隻是單徬OP，PM在后麵驗證LOOPGAIN時再作最后敲定比較好，也就是確定好整個環路和負載條件等等。一般比單獨徬真OP所得PM要高。
PM太高當然也不好，直觀來說就是響應速度慢暸。據一些PAPER經驗之談，比較建議取在60∼70＋之間。其實個人認為，具體還是看設計所對應的應用，在速度和精度之間折中。
3 B8 q4 N7 P. V; g4 E9 k2 W對于這點我理解不深，還請大大們能來指點一下。

chenwhae

VP 及VN AC 輸入對調，回授路徑也要變動，一般來說OP 對稱性的關係，正負回授PHASE MARGIN會有差

andywu

原帖由 chenwhae 於 2008-8-28 11:05 AM 發表
VP 及VN AC 輸入對調，回授路徑也要變動，一般來說OP 對稱性的關係，正負回授PHASE MARGIN會有差

5 X- A( T7 p4 `7 w: x8 M4 J: p
; u2 a( {9 J) P$ n; Z" d6 c4 q* V大大,我這個例子是open loop的方式來看輸出,也會不同

andywu

原帖由 zy21 於 2008-8-28 10:04 AM 發表
6 e3 D4 Y. A' r: B+ q還有一點疑惑的地方，為什么方式1是從0往下掉呢？應該是方式2從0開始往下掉吧？是否描述顛倒暸？
- p/ ~8 \' y* O1 x7 N7 u另外，PHASE從180開始確實說明正負耑反暸，但是並不能認為是徬真的問題而忽略可能存在的電路問題。舉例說明，在實際 ...

大大,沒錯,我描述顛倒了
通常模擬AC特性,AC訊號是加在回授那端嗎?

semico_ljj

觉得楼主还是要把什么是feedback先搞清楚，看一看书吧。。。。。。