Layout LVS無法驗證

ubl

google一下找不太到解決辦法

所以上來請教各位高手

我要跑LVS驗證時
7 R. J/ q; C: u" k, f
/ F* s, @: s* C跑其他電路都沒有問題

) N6 T* \9 l6 T- o在跑這個電路時卻出現以下訊息
, p% A7 ?- z' b7 w7 S8 W4 T
' g/ P( |3 I) d$ i1 i% }4 C
而在transcrip中也是空白的

也去看的檔案沒有lock住

" t. p, K: c  T找不出問題在哪.有請神人幫忙解決

. r2 h& P8 k# N9 y9 X! c( c萬分感謝~~~~~~~~

veteran

請先確認一下，你這個layout，是否可以透過VLE stream out成功？ Just guess.

motofatfat

看不清楚
可以先單獨轉gds 和 netlist
在跑看看
( w5 F2 V/ H- a. }" y下次把視窗移到別ㄉ地方
才能看到後面ㄉ資訊

arthur03226

你的gds轉不出來，先檢查看為何無法streamout再說。
1 |1 F2 R% n6 d: W$ u) e; c訊息不就有講了嗎?
Layout export failed  .......
3 p) m  x' g- A4 k先自己轉看看，別給gui界面幫你轉。

( z! N+ H5 P3 t8 L& t: Q[ 本帖最後由 arthur03226 於 2008-9-12 11:12 AM 編輯 ]

CHIP321

1.檢查是否磁碟空間已滿
# ?& A8 c5 u$ \9 r
2.檢查LVS輸入檔的位置是否有讀寫的權力

: W! I+ i3 ]6 V3 \3.檢查GDS中是否有不可見的CELL，比如調用其他同事的單元，但是未講其Library加入到.CDS.lib中。
: r) M! k# r9 M  q0 Y2 A+ q
4.也可以讀取運行目錄下的PIPO.log文件，其中包括了，在Streamout中所出現的ERROR ,WARNING,
實在不行，把這個文件傳上來，才好知道你你到底那�有問題。

野蠻俏妹

你所貼的圖失真看不清楚ㄋ
4 h8 h* V& A3 x! R8 A& U! Q4 I如果是gds轉不出來的話，你先單獨轉gds並將轉的訊息存下來，看一下有什麼錯誤訊息
一般轉不出來最容易發生的情況就是指錯library或是cell，
( _  {) Z( a6 l3 v% N/ j或者有可能呼叫到別的library的cell而此library尚未定義在你的cds.lib中