關於PLL的頻寬

adamsnet

我看書上說
"迴路頻寬太小則迴路反應慢"
我想不透這是啥意思...QQ

6 J+ R, z' [7 o# {5 D以前學的頻寬應該是定義w3db(high) - w3db(low)
所以直觀就是操作範圍要在頻寬內
) k6 W; K% c4 G/ O# P/ L, u但最近看了一些書
有點搞混
想請問各位頻寬有沒有代表啥物理意思
: U5 M  w! N; j1 d(ex:追的速度快之類的)
5 Q1 O* M- s. Q2 V) I感嗯

layoutarthur824

迴路頻寬~~  要看電子學  迴路頻寬~~  要看電子學
這樣教你   你才比較懂  你先看看書 我之後再回你

apiapia

迴路頻寬小，迴路反應慢  也會造成鎖定時間變慢
但此得到的優點是得到較低的phase noise

nesty.tseng

對PLL來說,
- s3 O3 R; F+ I8 P) W; n8 k頻寬大 -> lock快 -> 但是jitter較大
3 ]$ k+ @0 w) j* P頻寬小 -> lock慢 -> 但是jitter較小

Sgw

感謝樓上的分享!!原來PLL的頻寬有這樣作用，先前我也是不知道呢!!

jinwar

所以說這是設計PLL的trade off.
人人都想要jitter小, 但又Lock快的電路.

BIJM

讓小弟我來稍作說明一下!!
% O' X3 i$ ]1 n+ r! k( ^9 e
& }$ P' c8 M) J# {Type2的PLL基本上就是靠PFD將相位差偵測出來,然後藉由charge pump(CP)電流對迴路濾波器(LPF)充放電
- {0 z7 k/ u/ P$ J3 \. w
所以重點就是..迴路每一次修正的速度就會和CP電流與LPF值有絕對的關係

& O% @8 |! U' F- ?7 Y; j/ ]; O, s而LPF值是藉由整體系統穩定度之分析所得來的,因此才會有人探討BW對於系統之影響...
+ l( D9 a" S" f9 C' Q; g
－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－
( ^/ ], j3 X1 E. J% w+ @
用一個推導過後的簡單關係式來看 -> 迴路頻寬和迴路濾波器的電容值成反比(very important)

1. 設計時若取"大"迴路頻寬，計算出的濾波器電容值較小，在電流量一定的條件下，每一次充放電的位準增加較快;
% |& `3 e* e' q. z! d  T* G6 n
2. 設計時若取"小"迴路頻寬，計算出的濾波器電容值較大，在電流量一定的條件下，每一次充放電的位準增加較慢;

以簡單數學式來看 : 大BW時為I*小C=大V(一次變化量大) ; 小BW時為I*大C=小V(一次變化量小)
' o$ Q% P/ ]0 r+ T7 J0 b1 S& ?7 ~
由以上關係式又可得知 : 大BW時修正變化量大，所以很短的時間內迴路就會穩定 ; 反之小BW濾波器值很大的條件下,電菏幫浦對大電容來說其每次只能產生一非常小的控制電壓變化量，所以鎖定時間會拉長
5 G$ v1 n. `# M# n: d. @
總結 :

) [! E7 {" G" G9 t大迴路頻寬 -> 較小的FILTER SIZE ; 鎖定時間快

小迴路頻寬 -> 較大的FILTER SIZE ; 鎖定時間慢
－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－
+ ?( \0 x8 a, I) F# M6 d9 w1 S$ H' s
但在抖動方面沒有一定的定論，因為你要看NOISE是從哪裡來
8 o9 u7 j  F: B  u* H
1. 一般來說，若當系統的輸入訊號有較大的抖動時，如時脈與資料回復電路的應用，則此時必需選取一個較小的迴路頻寬，因為整迴路可看成為低通濾波器，若你迴路頻寬設定的越小，將可抑制越多輸入的雜訊
% W, @- X# n, r" E
2. 但是若系統要求一非常穩定的輸出，如頻率合成器的應用，則迴路頻寬就必需設定稍微大一點，因為電壓控制振盪器為一高通的特性，頻寬越大，將可以抑制越多高頻的雜訊。

因此在設計鎖相迴路或是延遲鎖定迴路時，如何選取迴路頻寬值是沒有一定的答案，

迴路頻寬和系統的抖動、鎖定速度、迴路濾波器的值..等等都有密切的關聯性，要視應用而定

以上為小弟之淺見,若有問題再一起討論囉!! Good Luck~

garyinhk

瓦，很多內容，謝謝各位大大~
  @# d- ]. P6 m& s+ c( ^( ]謝謝~對於pll我是一個starter,原來有這麼多的講究和奧秘~

jesseyu

Very good answer, I've learned a lot

pk741214yhj

B大好厲害喔~!!!
超感謝B大的講解~!!!
剛好跟大大有著相同的問題~^^

brooo

謝謝B大的解釋
( X+ F; M& c8 _& }
最近也是在想這些問題

但是沒有像七樓大大這樣完整的思考

analogsword

谢谢上面的解释
真的很详细 透彻
谢谢了
6 Z7 f$ p9 E, M1 h

gyamwoo

建議你看書中對於PLL 鎖定時間的推導公式。你會發現鎖定時間確實在式子上是跟頻寬反比的。

roman123

感謝大大的解說和提出，最近正朝向這專案邁進。

deltachen

Very good answer, I've learned a lot