關於PLL的頻寬

adamsnet

我看書上說
"迴路頻寬太小則迴路反應慢"
我想不透這是啥意思...QQ
' t  g4 [2 J+ F5 O* J2 O
+ F" g3 p1 c, w/ w9 ^! K  d以前學的頻寬應該是定義w3db(high) - w3db(low)
/ b; C! P( ^3 n所以直觀就是操作範圍要在頻寬內
但最近看了一些書
有點搞混
想請問各位頻寬有沒有代表啥物理意思
* Q9 l6 h6 t$ D# O(ex:追的速度快之類的)
$ S+ j0 }. t) Z# _6 q感嗯

layoutarthur824

迴路頻寬~~  要看電子學  迴路頻寬~~  要看電子學
這樣教你   你才比較懂  你先看看書 我之後再回你

apiapia

迴路頻寬小，迴路反應慢  也會造成鎖定時間變慢
但此得到的優點是得到較低的phase noise

nesty.tseng

對PLL來說,
3 R6 ]% p% a) w7 T7 ]- W頻寬大 -> lock快 -> 但是jitter較大
頻寬小 -> lock慢 -> 但是jitter較小

Sgw

感謝樓上的分享!!原來PLL的頻寬有這樣作用，先前我也是不知道呢!!

jinwar

所以說這是設計PLL的trade off.
8 P4 e' e: M2 ~+ b# |) I人人都想要jitter小, 但又Lock快的電路.

BIJM

讓小弟我來稍作說明一下!!
, c9 j  G: g$ o3 ~1 L- y# S
# I4 b0 w+ P1 U4 n6 JType2的PLL基本上就是靠PFD將相位差偵測出來,然後藉由charge pump(CP)電流對迴路濾波器(LPF)充放電

- Q0 D) w5 l& i$ e9 u2 K所以重點就是..迴路每一次修正的速度就會和CP電流與LPF值有絕對的關係

而LPF值是藉由整體系統穩定度之分析所得來的,因此才會有人探討BW對於系統之影響...
# Y: f5 H3 L" Y, a
－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－

5 ]1 [% |# O' k& ]用一個推導過後的簡單關係式來看 -> 迴路頻寬和迴路濾波器的電容值成反比(very important)

8 ?) d9 O6 X( ]+ L, ?2 B9 ]7 T1. 設計時若取"大"迴路頻寬，計算出的濾波器電容值較小，在電流量一定的條件下，每一次充放電的位準增加較快;
7 y+ C$ e- m6 y) v# i; ~2 {
2. 設計時若取"小"迴路頻寬，計算出的濾波器電容值較大，在電流量一定的條件下，每一次充放電的位準增加較慢;

以簡單數學式來看 : 大BW時為I*小C=大V(一次變化量大) ; 小BW時為I*大C=小V(一次變化量小)
# P+ c, R' Q- m* d+ f& l
由以上關係式又可得知 : 大BW時修正變化量大，所以很短的時間內迴路就會穩定 ; 反之小BW濾波器值很大的條件下,電菏幫浦對大電容來說其每次只能產生一非常小的控制電壓變化量，所以鎖定時間會拉長

1 i! R, O+ T- q" }! V' E) Y總結 :
1 q  Y" j' ~9 \
大迴路頻寬 -> 較小的FILTER SIZE ; 鎖定時間快

小迴路頻寬 -> 較大的FILTER SIZE ; 鎖定時間慢
－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－－
; [. v- d  W- g
但在抖動方面沒有一定的定論，因為你要看NOISE是從哪裡來

% f) }# A4 x+ W1. 一般來說，若當系統的輸入訊號有較大的抖動時，如時脈與資料回復電路的應用，則此時必需選取一個較小的迴路頻寬，因為整迴路可看成為低通濾波器，若你迴路頻寬設定的越小，將可抑制越多輸入的雜訊

5 n/ j; m0 p5 D# Y7 l5 f2. 但是若系統要求一非常穩定的輸出，如頻率合成器的應用，則迴路頻寬就必需設定稍微大一點，因為電壓控制振盪器為一高通的特性，頻寬越大，將可以抑制越多高頻的雜訊。
% u, {" P# T+ n( ]
因此在設計鎖相迴路或是延遲鎖定迴路時，如何選取迴路頻寬值是沒有一定的答案，

* k* t" u( b- Z, d" a迴路頻寬和系統的抖動、鎖定速度、迴路濾波器的值..等等都有密切的關聯性，要視應用而定
6 F6 m9 S. w( W& ~& z- D1 o: }
以上為小弟之淺見,若有問題再一起討論囉!! Good Luck~

garyinhk

瓦，很多內容，謝謝各位大大~
/ R! a! g* o8 C* \! C謝謝~對於pll我是一個starter,原來有這麼多的講究和奧秘~

jesseyu

Very good answer, I've learned a lot

pk741214yhj

B大好厲害喔~!!!
2 ^% s" r. n0 s超感謝B大的講解~!!!
8 b0 j# d! y$ M+ x9 i) H* D- Q剛好跟大大有著相同的問題~^^

brooo

謝謝B大的解釋
" p% Z" m3 p$ `9 B6 a
最近也是在想這些問題
! `# w7 \  A5 o
% f8 J/ z7 _7 j1 V; {, a但是沒有像七樓大大這樣完整的思考

analogsword

谢谢上面的解释
真的很详细 透彻
2 E. ^" c9 x& C谢谢了

gyamwoo

建議你看書中對於PLL 鎖定時間的推導公式。你會發現鎖定時間確實在式子上是跟頻寬反比的。

roman123

感謝大大的解說和提出，最近正朝向這專案邁進。

deltachen

Very good answer, I've learned a lot