關於FPGA Rount SSTL I/O and DDR問題

小朱仔

各位先進前輩
小的最近要將設計好的DDR Controller
3 o3 s0 u' I5 d) i4 k$ e* s放於Xilinx V5 FPGA內做P&R
# M; T' o7 b; g選用SSTL2 I/O,但是合成完後
電路都不會動
- Y% X' ^0 q8 y# e) D- R- y不知道FPGA對DDR的連接上
小弟有什麼沒注意到的
造成電路不動作
另外,不知大大們知不知道DDR的動作原理
6 i' I2 n( |( W- ^. B8 F可否解說一下
感激不盡~~

tommywgt

不容易回帖討論的問題, 留msn討論?