90nm製程的Threshold Voltage (Vth)數值的疑問？？

異星人

由於學術的研究需要，所以要模擬90nm製程。
2 i. A5 I4 W- Y9 y% R' `( Y: y/ o3 g6 @
在過程中發現Vth(Threshold Voltage)並沒有比較小。
% D2 W; H& J. I: F* O& Q
範圍大概是在0.5v∼0.7v多吧∼！！（在Linear與Saturation region）

然後我查一下聯X電子的SPICE MODE的pdf檔，在Saturation region
file:///C:/DOCUME%7E1/Riley/LOCALS%7E1/Temp/moz-screenshot-2.jpg
4 F7 ^. Y$ d" q  S1 |9 {發現它的Vth可以到0.3v∼0.4v多，我照著它的W/L的size去模擬。

去lis檔看Vth值，似乎沒有上面寫得那麼小，這到底是怎麼樣呢？

6 i3 M% j9 P# _4 w它也沒有給VGS的大小，就只有上面所出現的VDS＝1.2v。
, b2 g- E" I& S1 f- I
另外，我想問一下如何用hspice模擬出Vth vs L(length)的圖形啊？？

; E1 \% X3 G8 }
8 M% y8 F2 [/ A- X# T
5 b1 |: s, a' A: A+ d* x/ f8 J

% d8 \2 j1 l7 S! h$ M# R% V2 ?5 o[ 本帖最後由 異星人 於 2008-12-24 11:58 PM 編輯 ]

caesarxl

跟你用的model level有没有关系呢？
" v& C; H; N4 M! ~, K! x文档中提供的应该是某个W,L下的实测值，model level不同考虑的实际效应也不同。

caesarxl

楼主，建议你仔细学习一下什么是阈值电压，再学习一下二阶效应对阈值电压的影响，然后再来分析这问题。
可参考gray的书，或《数字大规模集成电路设计透视》开头都会讲这些。

異星人

Threshold Voltage（Vth）這個我當然知道

" q9 v* Z" V8 O& N4 C6 [2 q跑過0.35um與0.18um的製程，

4 s5 O  s- C" A7 Y它們的Vth都不會太大，可是90nm製程的Vth卻沒有明顯減少，
1 n; ?. \3 C4 W# W, I
讓我懷疑是我的LIB跑錯了呢？？

還是90nm真的是這樣子啊？？
& o% |) V$ L$ Y/ i
5 h1 f& i& T1 P! g8 J$ u/ |; R因為NMOS在cut off 時Vth=800mV多∼！！
$ K' m7 H! n; a  o, _! m' a
所以才另外問一下如何用hspice模擬出Vth vs L(length)的圖形啊？？

Sgw

我印象中，製程的微縮並不會影響到Vth，也就是說到了45nm，Vth也差不多那個值。

caesarxl

那看来是我有理解不深入的地方了。
原文中说：然後我查一下聯X電子的SPICE MODE的pdf檔，在Saturation region
發現它的Vth可以到0.3v∼0.4v多，Vth还分saturation region的和cut-off region的？？头一次听说。
4 P% H9 s) c2 n& }4 m; M原文中说：我照著它的W/L的size去模擬。去lis檔看Vth值，似乎沒有上面寫得那麼小，這到底是怎麼樣呢，它也沒有給VGS的大小，就只有上面所出現的VDS＝1.2v。Vth不就是VGS么？？

另外，楼主的问题究竟是什么？是说你仿真结果和fab提供的文档不一致么？
还有楼主的图片是你的仿真结果还是fab文档？
* l7 f  q1 U# O0 h- q: B% ~I'm really confused...
等待高手解答吧

caesarxl

请问楼主，你是由何种逻辑得出90nm的工艺Vth一定会小？影响阈值电压的因素有很多，工艺尺寸缩小仍然可以把阈值电压做的与大尺寸工艺差不多，为何一定会变小呢？

semico_ljj

LZ以为90nm的Vth是多少呢？

semico_ljj

90nm的Vtn0  一般就是350mV∼45mV左右吧

異星人

若是我改變Vbs的值的話

就可以改變Vth值了
/ a% f; c: |/ o( \& F3 {
NMOS增加Vb的確可以減少Vth，但我想知道原因。
) k& `1 r5 F0 N! z0 K/ l1 w
1 p, L1 f  w8 d6 {# ^7 x由於跑過兩個0.35um與0.18um製程，
+ R9 y( g) _) F2 k/ N
直覺上，會認為Vth應該會減少。
5 j' @4 J+ n3 _
, f8 y$ z4 U( b- O5 H6 R由於我使用與其他兩個相同製程W/L的比值

發現90nm製程的Vth竟然比較大，
: r7 v: j0 |& d7 l  m$ e0 z* ]
所以覺得很奇怪，在相同的W/L的比值之下
; u1 h6 t6 l3 ?
* Q4 U1 W  W: ]+ E: x0 a& vVth或許應該會接近，更小的製程應不會比大製程的Vth大
! R9 }0 B5 g6 B9 r
6 }. F8 N# R; ?' B) g7 u: M所以才會提出這個問題∼！！
8 j) L7 I1 z4 t( G( T
* C; O) J3 e  H* @% z若是Vth沒有逐漸的變小的話，那VDD何必減少呢？？
2 b0 b+ s: n# B/ v: Q/ ~" F  g$ t
1 [* y  a+ b! ^  h! I4 R0.35um→Vth=0.5V~0.7V→VDD=3.3V

9 Z# k0 T3 i1 n; q& D0 m6 T) h0.18um→Vth=0.5V~0.7V→VDD=1.8V
! X, D- [' m  }- ]. R. `
0.09um→Vth=0.5V~0.7V→VDD=1.2V

& p  ~/ U1 m; ]8 q' k2 r+ T在製程縮小，而Vth沒有跟著逐漸下降的話，

* O: h+ ?1 R: r0 x: d6 B若是考量到功率大小的問題的話，

) M; W& u, y4 E+ Q* U# c/ Y我想現在用成本最便宜0.35um製程就可以了，VDD給1.2v

若是考量到 電晶體數量 / 面積 的問題，就另當別論了。

semico_ljj

Vth可以做的较小，但是漏电很大，所以Vth<300mV不会出现！特别是数字部分，Vth较大，为的就是漏电小！模拟部分Vth可以很小！

dr.shawn

請問 在模擬之中 下VTH= PAR('lv9(MN1)') 求得的意義 跟真實的VTH有關聯或是有意義嗎

johnjohn

先進製程，Vth不會變低，這是考慮到漏電流...等非常多因素所決定的。
Vth跟VDD大或小無關，所以才會有VDD越低，類比電路越難做的情況呀。
  G, |  P$ G7 A! T1 V( l. x
: e( }1 c( k3 }4 j+ T( W2 rNMOS vb電壓提高，Vth會降低，這現象剛好跟body effect相反，這是由控制PN介面的bias來改變Vth的一個技巧
想要使用low Vt 元件但又不想多花光罩就會使用控制body電位的方式來得到low Vt。
PMOS也可這樣做，不過body電壓的控制相反就是了。

daodai

90nm 标准的应该是200—300mv  但是如果你是lp的要大一倍以上，如果是lv的那就要更小一些

chungming

Vth不隨MOS scale而變小 您可參考 Razavi pp 579~583
) F/ M" k( U1 B( d# U. [  T' s0 {page 583中間有寫到目前MOS scale不完全是constant field
( g0 J& f- S  g- z) L
- T0 ~) H* Y* P$ x& z而Vth隨Vb而變 您亦可參考Razavi pp 24 eq2.22 Vsb為負值就可略知一二

tain

T90 release出來的多半是low power製程
U90 則可以用到normal的製程
2 `" n# E; j( o, X% h看看你拿到的model是甚麼