新一代客製化IC 設計導向方法論

chip123

但不知有無會員對這套「新一代」方法論有興趣瞭解、討論？
# s6 y( a1 `1 S) a- Z
( e# L5 v& q6 K0 ~) Q2006 客製化IC 設計技術研討會

（新竹科學工業園區訊）思源科技為使產業精英進一步了解其新一代 Laker 客製化設計的整體解決方案，將於2006 年10 月24 日(星期二)於新竹國賓飯店舉辦『2006 客製化IC 設計技術研討會』，會中將與業界來賓交流有關客製化IC設計EDA 工具的最新發展與未來趨勢，並針對類比IC 設計(Analog ICDesign)，實體佈局Physical Layout)，可製造性設計(DFM) 等議題提出創新的整體解決方案。

本次研討會特別邀請到全球知名DFM 領導廠商 (Anchor，Aprio，Clear Shape)共同討論Laker DFM 平台，並將邀請台積電，聯發科，立錡科技，和中華映管分享EDA 工具的應用實例，讓與會來賓對Laker 產品的相關應用與產業未來發展，有更進一步的認識。
& o& C! i; B% G% i" Q
/ E2 ^2 x" j" m+ R! `此外，思源科技將介紹其新一代 Laker 客製化設計整體解決方案Laker 3.2版，其最大創新在於整合前端設計行為及後端佈局，為新一代客製化IC 設計導向方法論之導入- Laker DDL (Design-Driven Layout)。結合新版ADP 2.1(Analog Design Platform)及整合性類比/混合訊號IC 設計平台，Laker DDL將有效幫助客戶提高10 倍的設計生產力，並縮短產品上市時間。

chip123

Cadence打通Custom IC設計任督二脈 新一代Virtuoso平台耀眼登場
$ D. n( ?/ O. V* f+ t) x0 Shttp://www.cadence.com.tw/news/newsdetail.asp?ID=334　
【王智弘 】(新電子科技雜誌247期10月號)
3 @0 j  |+ l+ k/ O7 N
" E) z! C7 \9 W0 g0 Y/ ]5 Y15年來，Virtuoso已在全球創下8成的市場占有率，並成為全球主要類比IC供應商重要的產品發展平台，更是Cadence相當重要的核心產品。在歷經無數次的小幅修改後，今年Virtuoso以突破性的功能再次登場，為客製化IC設計的發展，寫下新的扉頁。
6 ?: C  `: Q0 K9 Q& Q3 d　
全球知名的電子設計自動化(EDA)業者益華國際(Cadence)每年一度的科技盛會CDN Live! 2006，日前於美國加州聖荷西McEnery會議中心隆重登場，吸引來自世界各地近600位產業人士參與。Cadence總裁暨執行長Michael J. Fister(圖1)在開幕時，以「加速藝術與科學的創新」(Accelerating the Art and Science of Innovation)為題發表專題演講，並正式宣布推出該公司新一代Virtuoso客製化IC(Custom IC)設計平台，強調可完整涵蓋所有IC設計流程，促進整體IC設計精準度，加速產品上市。

/ @9 t5 Z" t* |# L$ zFister指出，根據EDA協會(EDA Consortium, EDAC)的調查資料顯示，Virtuoso的市場占有率已高達80%，是Cadence非常重要的核心產品，15年來該公司不斷根據客戶需求進行改善，而今所推出的新一代Virtuoso更是革命性的突破，無論對公司或整體產業而言都具有相當大的意義。
2 Z9 l! H; Y) ]% f
Cadence的Virtuoso客製化IC設計平台，主要可適用於類比(Analog)、客製化數位IC、射頻(RF)、記憶體(Memory)，以及混合訊號(Mixed Signal)等設計。Fister表示，透過Virtuoso在客製化設計方案與流程的革新，將可協助客戶在最少的風險與最快的時間內，設計出具差異化的產品，提升整體競爭力。
" Y2 s* q3 H0 m5 O$ M7 L% d
專屬Constraint技術   有助傳承設計經驗

: p8 l) y5 _! W+ Z8 u# ?2 @! ^隨著消費性電子與無線通訊市場的蓬勃發展，類比、射頻與混合訊號的設計需求相對增加。以往這些設計的成果好壞，都是仰賴資深設計工程師的經驗豐富度，然而，隨著產品設計複雜度的提升，以及先進製程的導入，工程師所面臨的挑戰也愈來愈加劇。
! K9 n5 i1 P- S9 b# j7 ~
Cadence企業副總裁Charlie Giorgetti(圖2)指出，不論在既有的成熟製程上如0.18微米，或先進的90、65奈米製程，設計工程師都必須設法提升產品良率，才能提升生產效率，維持獲利成長。
8 C$ E' O6 u6 J, ~* c! Q
此外，全球化的發展也讓設計環境更加的複雜，連帶影響設計的完整性。Giorgetti表示，在整個產品的設計週期中，做好全球設計鏈的管理，維持最初的設計理念，著實不是件容易的事。再加上，有經驗的類比設計工程師較少，許多設計常因而失去原貌，甚而造成專案的延宕。
針對這些問題，Cadence以其專屬的自動化設計條件(Common Constraint)技術加以克服。Cadence Virtuoso產品行銷總監Steven Lewis表示，Virtuoso平台是由通用的匣艙(Common Cockpit)所組成，並且遵循該公司設計自動化條件的規範。同時，藉由Common Constraint的技術，也可達到傳承專業知識與經驗給較資淺工程師的目的，這也意味著，只要是採用Constraint技術所進行的設計，工程師都可以輕易理解，不但可確保在整個設計流程中，原始設計最初的完整性，也讓設計公司可累積技術能量，重新恢復量產的能力。

: h8 D6 N, U  L以OpenAccess標準為設計架構
另外值得的注意的是，新一代Virtuoso是基於產業標準的資料庫格式OpenAccess所設計。Lewis指出，如此一來，不但可讓使用者輕易地與該公司其他採OpenAccess架構設計的產品相互轉換，同時也可與其他業者平台相互溝通，對客戶而言是既經濟且功能強大的解決方案。
5 |& h: I, s4 s6 E
Lewis表示，OpenAccess的架構將在業界愈來愈普及，EDA大廠均已開始支援此一標準，而小型業者也正朝向此一方向發展。他認為，透過OpenAccess架構的普及，客戶將可減少在工具支援成本的支出，更專注於具有附加價值的活動。此外，從整體IC設計趨勢來看，在分散的工作環境中相互分享矽智財(IP)，也已是大勢所趨，基於OpenAccess架構的設計，將有助於達成此一目的。

為了更適切地滿足客戶需求，Virtuoso客製化IC設計平台亦提供L、XL與GXL等三種等級的方案。L等級為入門級架構，可實現前端到後端完整一貫的類比、RF、混合訊號與客製化數位IC設計；XL等級則為使用者提供更高水準的設計輔助，包括更快5倍的共通性設計工作、條件與圖形導向實體建置以及其他強化功能；GXL等級則涵括最先進設計架構與分析技術，以及更廣泛的實體設計能力與更強化的模擬環境。Lewis補充，Common Constraint技術僅在XL與GXL兩個等級提供。
% K% d3 f# L, h0 D
Giorgetti強調，客製化IC設計市場需求將持續擴大，包含系統單晶片(SoC)與系統級封裝(SiP)均是重要的成長動力。他表示，客製化IC設計是一個完整的流程(圖3)，每個步驟都是緊密相連，如此全面性的範圍，是單項工具所無法顧及的。Virtuoso完整涵蓋所有流程，是客戶所需要的，也是Cadence最大的競爭力。

" I$ q& u* f. ?0 C8 C# Q9 ]) DXtreme III加速功能驗證

另一方面，針對日益增長的功能驗證需求，Cadence亦推出新版的Incisive Design Team Xtreme III系統，為Incisive功能驗證平台中的Incisive Xtreme系列加速器(Accelerator)/仿真器(Emulator)的新一代產品，可為類比設計工程師，提供強大且容易使用的硬體輔助驗證，大幅縮短驗證週期。

$ r: X2 e5 M5 o8 a9 x5 KCadence Incisive平台行銷事業群總監Ran Avinun指出，現今系統晶片(SoC)的設計週期愈來愈短，但須要驗證的需求卻不減反增，加上嵌入式軟體的大量使用，讓SoC設計工程師的挑戰更甚以往，而透過Xtreme III系統不但可協助設計人員簡化在模擬與加速引擎、整合驗證管理與除錯環境間的移動能力，並可支援包括Assertion-based與Transaction-based的先進驗證技術。
& u6 u/ e$ l; J0 I) g  d7 ~
Avinun強調，新一代Xtreme III模擬式、以事件觸發的環境，可與Incisive SimVision模擬除錯環境相整合，並支援SystemVerilog Assertions，及具有與SystemVerilog直接編程介面等，將可為設計團隊提供大量驗證過程自動化的能力。
( G7 t# }4 g! _$ v& Z7 \5 {
Xtreme III系統共分為兩種系統，Xtreme III Desktop為入門級產品，可支援仿真、加速及無目標仿真(Targetless Emulation)，另外Xtreme III 系統還提供電路內仿真(In-Circuit Emulation)能力，兩種皆可同時供12人使用，使其成為整個設計團隊的首要加速/仿真方案。