你也對混合信號 SoC 投以懷疑的眼光？

chip123

對於這篇文章，你最同意哪兩種說法？為什麼？
+ [6 Q- W+ I, S- _
設計工程師對混合信號 SoC 投以懷疑的眼光
) p- a! s) Z5 W) B# U類比 IP 為SoC 設計所提供的功能是有其必要性的，但整合所帶來的挑戰，讓類比 IP 無
作者：Ron Wilson，EDN美國版執行編輯
( Y" p) x1 {' T) d" `; z( Qhttp://www.edntaiwan.com/article.asp?articleid=4689
. I3 Q0 X+ v7 t+ n- F# ^
& |/ `# |8 [7 n

從消費性電子市場最容易學到的一課是：整合為王。行動戰勝可攜式。掌上型戰勝行動，而襯衫口袋型又擊敗掌上型。即使像遊戲機這類桌上型設備，漂亮的外形和低製造成本目標也是要靠更高的整合度才能實現。此一趨勢並不限於低成本的消費性電子產品。軍用、汽車、醫療，甚至工業應用也不可避免地要擁有消費者期望的性能。這種整合的趨勢大概只能讓最大量和最小量的系統設計可以存活。

5 f8 S  N  U7 a/ W0 F7 c; R但是，傳統的整合工具SoC（系統單晶片）正面遇到一個技術障礙。SoC 的發展過程是儘可能地將系統中的數位功能整合進來，直到晶片外沒有留下太多的成本或功能。但這種方案最終卻侵蝕了自己成功的基礎：當沒有什麼功能可以被吸收時，整合就到了盡頭了。今天很多系統設計正逐步在往這種狀態接近。SoC 已經吸收了所有數位區塊，只留下一些一般商用而大宗的部件，如主記憶體和被動元件。多數系統仍在精密類比電路或射頻部分保持相當大的成本與功能，這些部分還位於 SoC 以外。於是，這些部分也就成為 SoC 整合要開發的下一個領域。

masonchung

混合信號SOC所以難做
& {: `/ D$ K) n$ x( X. H+ d根本原因在於類比工程師只會跑SPICE,數位工程師只會用HDL+合成軟體
7 R* U! T1 v2 V8 B1 ^2 }& S* {$ `而兩者都會的混合信號工程師卻是只會做小型ASIC,類比和數位均不精通
9 S/ R) p( C: r7 C& D至於類比音頻電路和射頻電路的小信號部分本來就與製程有高度相關性
) b* h' Y, e$ V' y% L數位SOC要求的製程和類比製程不易一致
就算做出來,在測試方面更是一大挑戰

ming

Soc 最大的挑戰,是現實問題!
1.為甚麼需要SOC?
因為製程進步,每一個相同面積可以塞更多東西,但PAD所須的面積卻改變不多.
& O# U$ a6 S+ x3 S1 t% b也就造成PAD limit 嚴重,當然是能把主機板上的功能都做進來最好,但事與願違
( x0 ~$ T1 W. Ia.spice model 越來越不準
7 D& n% `2 X/ |  p; Cb.光照越來越貴,動則數百萬數千萬.
3 Y9 Z' D$ o! dc.類比線路很會挑製程,換個製程幾乎要重來.
d.類比線路通常會tape out 好幾次,功能才能穩定.高階製程成本太高.
e.高階製程電壓過低,類比線路不易設計.
% B! d" G' R5 N5 g# `0 vf.雜訊過高,且不易消除,設計的成品,多半只能歸為function work ,performance 太差.頂多能賣大陸而已.
g.軟體支援不足,無法增加模擬效率.Multi-processor 支援不足.
h.光照與軟體成本過高.一般中小型design house 無力負擔.
/ M% `4 V) w6 ~# ii................好像講不完

jkchien

原帖由 masonchung 於 2006-10-26 11:37 PM 發表
混合信號SOC所以難做
  Q; n! R9 Q) w2 O+ l根本原因在於類比工程師只會跑SPICE,數位工程師只會用HDL+合成軟體
而兩者都會的混合信號工程師卻是只會做小型ASIC,類比和數位均不精通
至於類比音頻電路和射頻電路的小信號部分本來就與 ...

. i( c- @, E. x" s- V# Y& H
0 j7 R: _0 d0 K' k支持論述
% C$ b1 f. l" j2 D8 q2 U  x- M6 R6 Y這呼應某一篇簡老師提出的看法，要從教育訓練著手，養成優秀且專業的工程師人才，才能減少研發損失
http://www.chip123.com/phpBB/viewthread.php?tid=2211&extra=page%3D1
" q# K! e- Y5 B# E) s' W' m
( }4 w( G3 O4 J" ?政府花大錢在教育訓練上作HDL+合成軟體，並且在大學以及研究所因為採用CIC的下線管道，所有的元件庫都是由CIC提供，所以研究生或是學生都只是看到layout box，沒有對元件特性或是cell作實驗測試可靠度，所以到了業界以後，就得不斷燒錢去測試可靠度。再則電路設計工程師對於佈局設計並不清楚，所以只是養成了電路設計和SPICE模擬能力，欠缺佈局設計以及佈局後於製程光學顯影等觀念。設計出來的電路縱然很了不起，IC就是function work，low yield。百思不解。
- f1 V) Q8 f5 Q, c
簡單而言，就是教育養成了只會設計電路然後套用 IP 的工程師，佈局也仰賴自動化的工具元件產生器，結果項是在玩拼圖遊戲，且系統整合除錯能力下降，所以設計出來的產品可靠度不高，除錯有障礙，何況軟體模擬器真的可靠嗎？

我舉例
( H4 ]$ H3 m' [& ]7 g8 @, m4 e最簡單的二級放大器，電路設計工程師於SPICE模擬，和佈局後模擬post sim就真的可以相信嗎？
當調整出電流大小和beta值，製程以後就真的會有Beta倍嗎？
+ k  {8 l! [1 W: Y答案是否定的，因為任何電流增益，如果是佈局工程師沒有正確的佈局設計，電流增益就全部毀在佈局工程師手上。另外Layout extract 的command file或是Rule file真的有完全萃取出寄生元件嗎？有沒有遺漏？
0 L" h! a* u$ \" e
' H0 _& {" ~9 s# X- s5 |如果上述問題的答案都是不確定，於是很多人說自己做的IC都一次work但是公司並沒有賺錢，那就是function work，良率不好，產品不穩定，當然不會賺錢。
6 H# G1 j' w" ~9 G3 o  P
另外，越是先進的EDA Tools 越是養成沒有基礎能力的工程師。可以推論出將來有一天，佈局工程師將連MOS都不會畫。電路設計工程師受到佈局工程師能力只有如此，IC也只能function work.，那就是產業界悲哀的開始...燒錢x3次→倒閉。

f888888x

我是 SOC 的新手
) e- i* r( P6 F如果發表不當還請指正
# m7 x0 r# l/ {% w! Fsoc 是否包含 可堆疊的 sip 技術
7 m  w% `' h3 w5 [5 j- f如果是 每個人還是專精在自己領域
$ E6 m" U' _3 Q- W/ ^' H3 J致於每個領域 module 所需要的界面
7 s; x. G" Z6 i; k% R+ p. u2 l2 n看要如何定 ?!
才能各取所需
6 u. Z8 ^; ?; Q: g$ T還是各領域的大家一起討論
5 Z7 s9 D* l6 _- B- o  q5 ~取得共識 or rules

windflowerz

哇，好難，當場都沒敢去攷試，氣死老師暸

niefeng_20

技术永远是在发展的  而且很多时候都是被趋势逼出来的  所以我相信soc绝对是趋势的