Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 41194|回復: 25
打印 上一主題 下一主題

你最想瞭解IC LAYOUT哪些方面的知識?

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2006-12-8 00:57:46 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
這是IC LAYOUT的知識盤點?大家都關心IC LAYOUT的哪些知識?
多選投票: ( 最多可選 2 項 ), 共有 218 人參與投票
您所在的用戶組沒有投票權限
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂3 踩 分享分享
2#
發表於 2006-12-19 17:45:59 | 只看該作者
有點籠統,可以在後面加上詳細說明嗎?
回復

使用道具 舉報

3#
發表於 2006-12-29 15:35:04 | 只看該作者
:
0 h; o4 e3 r( I( Y        建立扎實的技術吧!!$ L/ x, F* b4 s; s5 d
        提供兩個網站有很多資料!!
9 {" P1 R  x$ E        6 X# g6 ^: I8 [3 D' f4 O
http://www.opencores.org/
0 l) b% a$ _1 i3 b; E4 f0 Jhttp://www.veripool.com/cadlist.html0 V) I3 i; Y0 W, R
: L% G+ J4 T8 w2 G6 g
    找些主題大家來討論?!
回復

使用道具 舉報

4#
發表於 2007-1-18 00:19:05 | 只看該作者
這些免費的EDA有人用過嗎
3 A% k  }, R0 b9 Y0 o聽說真正先進製程的公司
) u9 E) b+ [1 A7 w. B" X7 e$ Q; P或是做CPU的大公司
2 x! _9 I! p  W0 y都有自行開發相對映製程的EDA軟體喔
回復

使用道具 舉報

5#
發表於 2007-3-26 10:47:03 | 只看該作者
我是屬於技術人員  所以喜歡看揖謝技術性的文章
. A4 ^# k. @; Q5 G# r7 K像類比IC  有許多的 layout 技巧  I& @1 `+ O- Q4 _" c
大部分都是  發生問題之後  才有解的/ F2 u7 M+ f% Q- l. f
只不過  這一部分  只不過分想者並不多
回復

使用道具 舉報

6#
發表於 2007-7-30 18:08:57 | 只看該作者
我現在還在初學階段9 l6 Y$ [; }- q: W8 a% v$ \- t6 W
想了解的是比較詳細的佈局規則跟內容. n2 J0 z+ q+ a+ P6 d
例如:要以什麼來畫電阻會比較好?電阻值要如何電算?跟邊界有何關係……這類的
回復

使用道具 舉報

7#
發表於 2007-7-31 11:40:25 | 只看該作者
想了解layout的基本電路元件 guardring transistor resistor contact...等的新的方法,現行的device gengerator有P-cell,MCell都有針對此來簡化layout在基礎電路所花的時間.
回復

使用道具 舉報

8#
發表於 2007-8-17 11:38:17 | 只看該作者
我是個新手,想了解一些關于layout的布局擺放,以及具體需要注意的問題
$ I3 g) G: m" _* u+ ?% ]- x希望能和大家一起進步
回復

使用道具 舉報

9#
發表於 2007-9-5 12:33:52 | 只看該作者
製程相關技術 -- 有哪些新的及特殊的製程;及元件的物理特性和寄生效應0 |" [  z" x# Z2 M$ f; W
電話的動作原理  -- 對電路沒一些最基礎的了解,layout會不知何畫起
回復

使用道具 舉報

10#
發表於 2007-9-5 18:33:41 | 只看該作者
這個版 從 主題:帖數= 132:1308 的比率來看,如果真要對大家都有所幫助的話(除了好康相報之外),討論區是否到了該有所調整的時候?!# S  j5 V3 B3 g! ?5 ^5 N
0 D2 [' {4 S9 D- M5 Z1 W
先前有先進建議區分成:Fully Layout + APR + Physical Verification (整個  Backend)
- R4 [7 z% f( y1 B( R( o也有友站區分成:; j0 t3 o& G! _- |

. m. c4 ]4 k1 L; H2 ?# g; uCircuit & Simulation0 ~6 X8 X, [+ t0 q) l, a9 R- V
Circuit architecture / Composer / Simulation / Analysis & others related to circuit design
( u) y5 L% X) q0 P4 A
% L, L4 ?! K' y- Y% Z2 OLayout & Verification# N/ r& Z$ L( r- t' P3 L/ o
Layout design / Tool / DRC / LVS / XRC / Place & Route / Reverse engineering & others related
; V6 B3 V" Q& K2 a$ W. m3 y% B4 |1 ]; D* G
Language & Programming
) ~3 f6 S$ y, j, ~" Q3 U. I- E: aVHDL / Verilog / Testbench / Synthesis / Tool / VI / AWK / UNIX cmd, etc.( z& x8 w, v. q/ F: P8 s8 I3 v

  w( q- c9 n( x0 @" qGeneral Topics2 A3 P2 m* i- h
Roadmap / Direction / Discussion / Story, etc. Any other topics related to IC design and layout.
; y. G( H: T( A7 A2 Z. ]6 c+ R
7 s4 h2 F7 r* N+ z" H: T$ ]7 e2 W) m
長知識靠大家!大家以為如何?
回復

使用道具 舉報

11#
發表於 2007-9-10 05:06:33 | 只看該作者
對初學者的我來說,calibre 驗証中的DRC  LVS 的錯誤訊息及設計規則中的command file 內容是否全看的懂 ?為應徵 工作前必須務必作到的!" S9 }. T5 \& ?% t7 B5 y& z; u0 O
像drc  lvs  裡的除錯訊息 似乎非直接以一段完整的英文清楚表示那裡出了問題。
; k9 a; M+ Z1 ]  k/ k小妹希望能徹底了解除錯訊息 所要表達的意思!5 y8 K  m! y; G. ]
而像drc的command file裡有說明了所有的各層材質間的設計規則 ,如間距、寬度 等等!
4 Q" v5 h# P$ Q3 r5 `: u如果看的懂內容  就不用一直測試 各層材質間的距離多少等等!( o, |" i# Z5 S# D- c8 ^* T: ?
但這裡就是搜尋不到有關 所有訊息 所表達意思的文章!
3 F' d# \! O& y4 b8 g小妹是想徹底了解跑calibre時  錯誤訊息所表達的意思^^
5 U- _% \% H# S0 d7 I相信能讓初學者除錯能力升上許多  是吧^^

評分

參與人數 1Chipcoin +3 收起 理由
chip123 + 3 勇於求知!多問多看囉!

查看全部評分

回復

使用道具 舉報

12#
發表於 2007-9-10 13:41:52 | 只看該作者
原帖由 君婷 於 2007-9-10 05:06 AM 發表 & m- X8 w$ F6 T
對初學者的我來說,calibre 驗証中的DRC  LVS 的錯誤訊息及設計規則中的command file 內容是否全看的懂 ?為應徵 工作前必須務必作到的!& y( i% ^4 \3 c* S9 @% n. m& W, ]
像drc  lvs  裡的除錯訊息 似乎非直接以一段完整的英文清楚表示那裡出了 ...

  b3 p! U  [/ q4 O
! l* y  `8 P0 }  P% Y1 L關於DRC的錯誤,說真的不應該以cmd file 的為準,應該是以fab的TLR(topological layout rule)為準8 n6 z* S* @( q* h" y
因為那是正式的文件,cmd  file 正常來說應該是要可以將錯誤完全找來,但是cmd的寫法因人而異,4 T& Y% T: ]6 q! J
所以有時會有誤判的時候,由cmd 去找rule這好像反過來了。8 d4 `. b1 o* {* N) Z: Z- f. [

: d! r1 ~+ a  f+ ^建議應該是先找文件,邊畫邊查,或是看完了再畫,這個看每個人的習慣。6 I* k1 o) Z& n- A; \. p

0 Y' j" o. b1 K% e4 ^+ wLVS的部份這個比較難說明,很多是經驗找出來的,所以下面的說明看不懂的話請多包含(個人表達能力不太好)
# w) t+ i, [& s% y0 O% V5 |3 ]
) _/ y: K2 u5 c9 C: V# BLAYOUT
% l& ~; P3 A4 \6 P( \* y- r! \* W最TOP的cell打的text,跟相對應的metal接觸到之後算成一個port點;對應於netlist 最top cell的pin點( X& g( j) x! @6 l2 Z
ex:
- V$ R* g5 Q' i$ @" e8 z
) O4 |+ W: f0 e) R% playout 的cell上面打了top  metal 的text A、B、C、VDD、VSS、clock, o; ~, D- l( ]" x2 K6 g, ~
在netlist 的top cell看到的7 b$ A* h5 F; z
.subckt topcell A B C VDD VSS clock& i/ B* ^3 H: M
3 Z6 Y3 k/ s! W- h' B
以上應該相符合
1 n; w7 B, ?& }
3 {( ]  Z- {) W& R+ S如果一邊有缺在lvs 就會出現 多出來的port 看是在layout 還是在netlist
& o9 ^4 n5 U: x5 M) n===========================================
& A6 y) V& |: C! F' q5 ]port對了後先解short問題,vdd&vss有short這就不用玩了
# Z( z+ K# t5 G1 \. R0 M這個部份只能看report highlight的部份去看了這個真的看個人的眼力@@
  @+ C" e+ k: ]( D+ H  v" f6 w; Z: b) m1 _" }
再者看有沒有soft connect  F) c$ K3 h( Y0 t+ L
這個部份在有多組電源名稱時會發生/ [4 G  i9 ]) A9 X
ex : DVDD DVSS for 數位1 K5 [' B4 X9 U0 k2 c
      AVDD AVSS for 類比* M6 K, V6 e. x
      VDD33 VSS33 for IO ring使用
. r  x, V" ~& Q* K; ~# y  F
9 T" L+ k' ]0 P  e# h正常gnd在sub 實際上都是接在一起的,但是在這個情形下會產生在底層short的情形
8 E" q' j' v/ t7 A8 h3 r現在的cmd通常會有一層psub2 或是相關的層用來把sub切割成二塊,以利LVS的進行。# G* ]( Z* e; X; ~
==================================================/ H7 b1 _# V  g
其他一些比較平常的狀況3 i$ P0 j. E) `4 N; C3 c; q
layout 上2條net對上 netlist上面的1條net
* v. m+ b5 C; f- w/ H/ ^7 P===>通常是open掉了0 f4 g/ u- v; ^. W8 N: s
layout 上一條net對上 netlist上的2條net
- y9 V* J. O" V" t* t1 g0 c===>應該是short到了( ]) W9 r# @4 }; d7 A1 b$ p
6 a( i; s3 F3 R- g# [! g# q+ C
2對2 互換的線- m9 }, N$ s3 _- I+ c- E' S2 m$ j$ ~: U
你應該是接錯了,換回來吧,不然就是一種情形gate的設定是不是有change到
' f6 a+ ?& G' |% c% g這個是在串連時常會發生,雖然function可能是相同的,但是還是換回來比較好。3 ?2 x# B7 s* o! i5 n1 L/ ~
這個好像在cmd 有選項可以調整的
0 p7 U! T- H% v! R9 [; W7 |==================================================
1 I& F/ h" \- j# [& p2 a7 l有時候看看文字的report上面會有很多訊息的,但是不知為啥很多人不喜歡去看....?_?% h0 g0 D/ W* n8 Q, j
是覺得煩還是看不懂?- C% s1 H: [% v! T1 q
像一個nand2 看是認出來為一組p並連,n串連...有可能是沒吃到power或是gnd,
4 [' j- w% y9 g/ A因為基本的閘應該都會被找出來呈現的,像nand2, nor2, Inv, 這些。' r* K7 f+ i! W+ R1 L( O
==================================================
' v) D3 t- O8 U$ O8 g7 k
, F. h! Z. P/ u) @個人在工作上是用calibre的,上面僅供大家參考....LVS的除錯有時用說的真的不容易表達! [7 N* J) a( s* N! p5 v3 E
希望對大家有的助益。

評分

參與人數 1Chipcoin +3 收起 理由
chip123 + 3 你的經驗就是知識的來源!

查看全部評分

回復

使用道具 舉報

13#
發表於 2007-9-10 18:49:29 | 只看該作者
很高興有使用calibre的人回答經驗!+ Y' X) X8 R7 y7 }. d8 G
小妹剛學畫layout時乃利用drc時的錯誤訊息來得知各層材質間的最小距離後才作資料記錄起來,然後發現drc、lvs 好像都是根據command file撰寫出來的規則,所以才想要了解command file內容來得知設計規則,就不用像剛開始一直利用除錯來辛苦得知最小rule 。/ u1 b+ v$ f9 r- Z2 N

7 O) Y1 ~# u' P但fab的TLR(topological layout rule)  請問我要去那裡查呢? 是要與晶圓廠要嗎? 因為我很想知所有規則免的我浪費時間 測式 各材質間的距離 寬度等...4 ~' C( p8 Q% T' D( J
還有command file好像各EDA  軟體的  撰寫語法似乎不同,所以並沒作者為它出書 讓大家看的懂' o  G1 b2 K3 @
command file內容吧 ?
, o* y% ]: U# [& t3 h我只知 自強基金會 的ic佈局課程中有教,但真的都沒出書或網路有詳細教學的嗎^^
6 k5 ~% W6 A8 w3 o# N+ |7 t目前暫時還沒找到呢!; G% \6 Q! z( M5 @/ x' T. h- Q' b
這是小妹目前的疑惑,相信很多與我一樣的初學者應該也會遇到這樣的問題及想法 謝謝^^
回復

使用道具 舉報

14#
發表於 2007-9-11 11:53:35 | 只看該作者
TLR...跟cic應該要得到吧,要不到就很其怪了,沒這個正常不能去layout的。
- `& ~: D8 [" ^/ o/ @這個在公司還是算機密的文件...因為這個是公司跟fab簽約後才可以download的。
7 K6 f+ w, P* L* \% T
( [6 u. _% _2 L( O0 W3 @2 r6 t各種EDA的cmd 寫法是有些不同,但是很多部份是用羅輯運算的,其實看起來是不會差太多,
: s) \0 N3 Q* H7 e+ z" y# l只是一些指令的不同。
: j1 Y4 N7 C+ a+ C  c7 v# Z- b9 a$ ~6 B
這個部份真的沒看過有書@@,因為每個製程不全然相同,而指令的部份通常有說明書...! r- E& K4 C4 E) |% }1 Y) h
所以這個部份主要是查指令的工具書看他的寫法吧。
回復

使用道具 舉報

15#
發表於 2007-12-19 19:14:45 | 只看該作者
小弟我比較希望知道的是未來發展的前景吧,畢竟努力去學習的東西6 i1 j1 e3 n5 M3 B) o$ s4 l
在未來竟然會被拋棄,那倒不如不要學。
# h0 M  `5 b" e( k* G) P9 \; `, W: E因為我現在真的滿害怕以後會選錯道路(包括LAYOUT)萬一以後畢業
6 e3 Y) g' O+ L$ D' k找不到工作該怎麼辦,即使技術非常好,但是市場需求已經達到飽和值。
1 b1 l7 U9 R6 n! k, r那不就是拼命唸電機卻換來了失業嗎,只不過目前有關LAYOUT的未來似乎討論的並不多。
回復

使用道具 舉報

16#
發表於 2008-2-5 20:20:09 | 只看該作者
我作為一個RD 最想了解的是
( f! a2 b+ \6 b  E+ ^8 rLAYOUT在畫不同類型的電路時) x. k6 x. a) N- r  A
佈局的方法是否會有所不同?
7 m$ \# |6 X6 A7 l3 q' X( H6 M
還有LAYOUT為什麼可以一眼看穿這個電路的連接方式0 ?8 y  \2 y1 F9 N, F; N
但是我們這些很少看LAYOUT的RD 就會被一大堆顏色) [3 E$ G( q+ c& j5 `) A+ j
給迷惑住.
回復

使用道具 舉報

17#
發表於 2008-3-25 09:47:58 | 只看該作者
希望可以學到layout上的技術~4 u9 Z3 b3 l, V1 m0 ~; d
像看到一個電路,就可以快速看得出來最後大概的圖形架構!!
回復

使用道具 舉報

18#
發表於 2008-7-17 07:51:50 | 只看該作者
我想除了可以很快看懂 LAYOUT之外
& |1 k. g5 J! j/ z還要懂得如何 畫 RLC 與 MOS 才能夠抵抗PROCESS VARIATION 的技術
回復

使用道具 舉報

19#
發表於 2008-12-4 20:58:41 | 只看該作者
有人教有好项目,学的才是最快!
回復

使用道具 舉報

20#
發表於 2008-12-30 13:29:32 | 只看該作者
哪个方面都想要了解。。。我发现我什么都不懂。
回復

使用道具 舉報

您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2025-2-23 01:14 AM , Processed in 0.194011 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表