Layout 電阻的問題??????

l89105046

請問一下各位高手,我是使用Virtuoso來畫sige035製程的,
% n  W* p& B1 [但是電阻沒畫過,所以麻煩大家幫忙一下~~
: V5 \( U) l$ I3 {8 S& x$ N1 g& O7 i& a
5 Z+ T, Y, j/ t" _3 O[ 本帖最後由 l89105046 於 2006-12-28 05:11 PM 編輯 ]

tyler

可否告知您要畫什麼樣的電阻(poly or diffusion or well...)?
是non-salicide or salicide resistor?

endonelee

基本上，電阻就分成兩邊端點，還有中間主要的阻值部份。
% L0 P" `2 r8 b5 i% s$ W  ONwell 電阻，兩邊是用N+的diffusion當端點，中間就是well加上一個電阻辨識層。
diffusion和ploy主要是中間阻值的部份是不是有non-salicide，還有Imp的不同，
$ n" M( f# i' V8 G7 K. v, l7 {- c. A, e另外poly電阻有沒有放在Nwell中，利用Nwell做shielding。
+ L7 I9 K6 D. o8 e/ {/ _7 F$ M
如果有LVS command 可以去看看command如何來辨識電阻的，就比較知道你最少要那些層次

l89105046

那請問一下,只要LVS驗證有過的話,
7 h9 e$ {, }! @; N% j就是正確的嗎??

wlyi0928

我想, 如果真的確定LVS的驗證通過的話,
+ T8 L9 C6 X" M那多半是沒什麼問題了.
( L' a4 k! }, Q7 R( K0 ~( R: K+ {+ Q不過重點是,
  {& @- b; i4 D電阻它真的有被認成是原本想要用的電阻嗎?
我的意思是, 在Calibre LVS command file中,
9 C3 j8 t% a) \. t- `3 s9 R可能有很多種(因為可能用許多種不同材質都能做),
那這很多種,他們的type就不一樣了,
因此可能得先從這裡確定一下是否真的有確認到電阻的存在,
2 U: J# [$ [( j5 I3 U& {再來看看囉!!
& r& S  R8 q& P- t
) _  _( C5 |5 h$ O. w  e一點點小經驗, 請各方高手指導!
& G. u! J9 w9 M, U/ B$ Z謝謝!!

finster

來補充一下
- r& i8 W, X8 |) F通常,在畫電阻時有其最小的單元,亦即畫電阻時最小的長和寬,或者可稱之為W,L
而之所以會有這個最小的長和寬的定義值,最主要是因為電阻值的換算是經由(L/W)*電阻係數來求得的
故而,在畫電阻時,要先知道你要畫多大的電阻值,同時你要知道畫電阻的最小L和W各為多少
例如,P+的電阻係數為150, W(min)=2um, L(min)=2um
若要畫1K Ohm的P+電阻,且電阻的W使用4um,故而L=26.6668um
- a) f# m, D$ x3 P. ^所以,一個長26.6668um,寬4um大小的P+電阻就相當於1K Ohm電阻

ianme

簡單說就是去model裡面找Square R是多大，然後阻值多少，最後看你要多少阻值，就畫幾個square R。然後再稍微看一下大該是不是這樣的阻值，就OK了。
# t. U/ U8 T' X* X
2 Q. Y" I9 z. W0 F% A最基本就是用well或是poly，當然還可以使用其他方法得到電阻並且有很小的面績，一個好的設計要避免使用電阻，或是能精確控制的電阻，否則整個面積都消耗在電阻上，最慘的還是一個大問題：電阻太不準了，誤差可以高達30%以上。對於精密電路來說這樣的誤差範圍是不可接受的。

option318

恩∼在Layout中，畫電阻時要考慮的因素還真不少，如果在製程上電阻漂掉的話，那對整體電路來說反而是一大傷害唷

yoyo20701

嗯~~謝謝大大唷~~最近在畫layout剛好要畫電阻~謝謝大大的解說~

93403001

那我用poly2畫的畫

那我要去spice mode看RS

' R) n, @0 L. ?; x0 ]' W但Tanner pro裡 rs分二種呢

2 R1 d- V& L, I6 S0 r一個是n 及 p的
8 H0 Y( O' Y5 e/ L
請問我要看那個的才正確呢
1 _9 E$ C; ?& U, D. `, V8 f
7 [; `4 i# A: t, z( v. c3 u如果我lvs跑成功的話那就表示成功了嗎?