Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 4579|回復: 3
打印 上一主題 下一主題

歡迎參加微處理器知識有獎問答?!

[複製鏈接]
跳轉到指定樓層
1#
發表於 2007-3-6 08:46:25 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
SoC架構設計師,你認為IP驗證將在哪個層次進行?   凡能針對以上及以下問題提出你選擇、開發過的經驗談「知識」見解,重重有賞RDB! + f6 c- N7 L& r: x

( k1 |) q- W! `2 t' X' I1.SoC設計經常會用到IP硬核。請問硬核生產一般採用哪些工藝? 5 I5 y+ C; V$ ]
a. 0.13 nm G TSMC - {+ e; V' Y# p1 l  [/ B/ [
b. 0.18 nm SMIC
# p' a7 T- T. ^8 t$ z# R  I* Hc. 0.18 nm TSMC   s0 A' v; {# Q" j3 S+ K; c
d. 以上全部
$ ^$ f  \% ?# v
, g1 r5 K2 k) g6 _5 w: i5 j8 J1 q# X2.對於想把MIPS內核集成進一個可擕式設計的SoC架構設計師來說,什麼是他最主要的考慮因素?
9 c4 ?5 V3 C4 [) Sa. 性能
5 S+ p8 C& t8 l2 hb. 面積(價格) 9 [* `# b1 P* f
c. 功耗 & Z9 V- [* E% P# \% _& J4 s) d- @
d. 以上全部
1 n" {9 x  A( Q  b4 [8 x5 j / j# `; W4 t8 s; |& ^. O1 e  U
3.MIPS維護哪種RTOS核? ' B! P3 o, l) v  e0 T: a0 p8 g
a. VxWorks
* }- _4 D( T$ kb. Windows CE
: s9 L  c! A5 h( ~c. Linux
* d4 ^' l5 X$ B' K; Md. Nucleus : {: E' E9 p( G# J4 ?/ d$ ?+ l$ v+ H
, M9 `# P# W2 p4 \0 v
4.一半以上的SoC開發系統成本消耗在哪里? # F3 j3 `5 r& k* `
a. 架構 / y6 b5 }! }# z
b. 驗證
3 ^2 l) q' R, X4 r' x3 k+ a' [* L% J* Rc. 軟體
: k4 I: n5 z' [) f$ Kd. 確認
單選投票, 共有 10 人參與投票
您所在的用戶組沒有投票權限
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2007-3-9 11:37:35 | 只看該作者
1. 現在成熟的製程應該都是用0.13~0.18了. 所以除了價格外應該沒什麼區別
; y3 O9 c! w* o- _2. 我想對一家設計公司來說, 面積價格應該才是最重要考量吧.
9 W' d" Q6 z2 E6 r. I6 `3. 沒用過 MIPS
' _+ b0 H" o, S. Y( q* F0 |4 z* e7 B4. b 吧. 我想不只SOC, 所有的設計都是吧

評分

參與人數 1Chipcoin +3 收起 理由
chip123 + 3 交流分享經驗!

查看全部評分

回復

使用道具 舉報

3#
發表於 2007-7-26 22:46:45 | 只看該作者
1. 早就該 0.13um了. 0.18um 已不符成本了.
4 o; g% u! Z- @! Y4 J這個題目單位還弄錯, 應該是 0.13um or 130nm.$ ^" u) F, H0 x1 h

7 Z" P" @# e- y/ w, \4 a2. 這題目是雞生蛋 蛋生雞的問題.   ! c& c, N2 g) Q1 N2 P
  功能少自然Die size 就小, 功耗也就低.9 ~" X4 c. t; q: k
  同樣的製程 縮小面積的方法有很多. 量大就會划算., x& }* m* V; A
重點在可擕式0 H# g; @' U; v6 N
  可擕式的SOC 功耗必須很低, 否則再便宜也沒人要.$ H! h% x  l' M+ W+ U
- y# w! T1 ]* ?. _
3 OS 最常見的是 Linux or Linux like. 如uClinux, eCOS.
  S2 P0 R$ y  m# \' }/ p Nucleus and Vxworks 也不少. but need royalty.5 F' ?9 K3 c+ _; @' r
別忘了還有 WindRiver- I* m# h$ U- b1 I7 s4 }1 T0 U
* ^+ E! A. G, I5 Y* T; Y/ d) _
4. 當然是驗證. Test plan 也是一家公司的 KnowHow.

評分

參與人數 2Chipcoin +14 收起 理由
heavy91 + 10 大大真是眼尖...果然是工程師~~~
chip123 + 4 你的經驗就是知識的來源!

查看全部評分

回復

使用道具 舉報

4#
發表於 2007-11-7 11:24:01 | 只看該作者
1. 0.13um製程
4 a7 x- h7 b! C5 R1 y2. c. 我認為可攜式產品功能只要到位即可,因此功率消耗(續航力)將會是主要賣點。- `  v: h' G6 b+ l' C8 M
3. Linux
4 s8 D& j9 a/ \* H4. b.驗證! |7 ^- X3 v( W
因為SoC Design的發展具備一定的難度,因此Design flow
3 b9 `0 M1 T3 w也由傳統的Waterfall Model轉換成為Sprial Model
0 D6 |9 D4 p2 {5 [9 j. a& m+ A必須要同時再多的Level做設計、驗證的工作
5 I* a! H* [/ l$ s+ u如此才可以降低開發中一次iteration的iteration bound0 w( C/ S2 {8 r# b& t# n* j
(iteration泛指當某個flow出了錯之後要 回到某步驟重新來過)
回復

使用道具 舉報

您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2025-2-23 12:56 AM , Processed in 0.176010 second(s), 20 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表