|
因為 SystemC 可以囊括 high level abstraction 從 behavior -> transaction -> RTL, 所以學習 SystemC 可以從目的來分類:+ |! R( ]" p% X1 R3 X) i# ~
% r! N' g4 E7 q8 m/ G9 W. M# O" E
如果你想做的是 RTL/testbench writig.
; |* L4 Z9 s- t- Z( @9 J9 w& t9 R底下這一本提供一組 SystemC 在語法上的 subset, 可以說是把 SystemC 當做 Verilog 來用:( {/ e n: J5 Z
"A SystemC Primer," by J. Bhasker
8 ~* d5 |- e9 f7 I
* |! S. Q+ F, \如果你想做的是 modeling/TLM.1 a, h: g* C6 P
這邊難的地方在於會用到大量 C++ 的 class, template, 以及 object oriented 的觀念, 強烈建議要對 C++ 的 OOP 有點觀念:; g* {0 t. z& L
"SystemC: From The Ground Up," by David C. Black and Jack Donovan) D, g' j! b" Y# p) V
"System Design with SystemC," by Thorsten Grotker, Stan Liao, Grant Martin, Stuart Swan
$ O) y# S6 y4 E, O. F: J; o3 f
) {$ i: R0 E- y, G+ k' A! Z# y' }/ ]一般 research.+ J5 [) U; m* c" W5 w
包含較多觀念, platform, simulator kernel, simulation speed, verification 的探討:
# ^. t# v, T% \3 q" x* H; x"Systemc: Methodologies and Applications," by Wolfgang Muller, Wolfgang Rosenstiel, Jurgen Ruf& E+ Y* x# I* q3 P+ u9 M6 ]
"Transaction-Level Modeling with SystemC: TLM Concepts and Applications for Embedded Systems," by Frank Ghenassia
/ w9 r$ }' v* z4 g* M# {7 q/ O+ W, h) _$ I- G; B3 p* @0 k
SystemC 相關的 spec.- C7 R. R) E1 D2 `
如果要 implement hierarchical channel, 光靠 "SystemC: From The Ground Up" 我想可能不夠, IEEE 1666 SystemC LRM 可能可以協助更了解每個所用到的 class, 以及各個 class 間的 relationship. TLM-2.0 目前有 OCP-IP 和 Greenbus 已經採用 (commercial tool 的 bus model 可能也有用). SCV 我個人尚未成功 compile, 可能麻煩其它先進補充 :' n1 G" \; c5 s
IEEE 1666-2005 Standard SystemC Language Reference Manual (LRM)
6 ^! N& ?) t! WOSCI TLM-2.0 USER MANUAL+ @6 {/ t1 c" U# z
SystemC Verification Library (SCV)
) q3 ~( y k' J T( f上面三個都可以由這個網址下載: http://www.systemc.org/downloads/standards/ |
評分
-
查看全部評分
|