應用於系統晶片之矽智財共同驗證與快速雛型技術（SoC Technical Journal)

masonchung

隨著製程的快速推進及積體電路（IC）設計
複雜度之大幅增加，系統晶片（SoC）及矽智財
（IP）已成為IC 設計領域逐漸流行之趨勢。從
3 H. E" T$ m4 w傳統IC 設計邁向前瞻性之SoC/IP 設計之際，設
9 k5 o1 q' i) ~& `; ~" C$ o計者會面臨設計複雜度增加，而導致驗證時所需
給定的測試輸入數目增加、模擬時間加長、以及
整合不易等諸多挑戰。因此，如何建立一個百萬
; _& R8 W/ M9 d) Z! a" |邏輯閘以上之SoC/IP 快速雛型驗證平台，以期
. F7 V- ^' X3 n1 T2 ^能夠有效的加速產品開發週期，同時降低成本、
/ V* G: u6 Q# i: e9 q& {風險與增加產品開發第一次就成功的機會，實為
刻不容緩之事。
同時，為降低成本與趕上產品市場的週期，
6 V2 D. e; Q; m: f- }5 W許多晶片製造業者轉向求助於具有已驗證過的
5 {8 V3 G/ e9 d  U2 r. j6 H) D# xHard IP 及Soft IP 的IP Provider，因為相較之下，
4 t1 q- X1 `% k" w3 b' b7 }; J/ A4 pHard IP 與Soft IP 比較具有彈性，他們不但可以
2 L' A, ?& Z; u  ?* V透過不同的Foundry 廠製造外，還可以經由最佳
化使IP 在產品的表現上更加淋漓盡致。儘管此
/ q8 Y) I, }+ I7 Z- J* |做法可以大大的減少新的設計在成本及產品市
場週期的風險，但如何能成功的將IP 整合的關
鍵問題仍待克服，因此造成快速雛型技術（Rapid
Prototyping）應運而生。
閱讀權限 10
# z  B1 S" H$ ^5 N

遊客，如果您要查看本帖隱藏內容請回復

0 K- _# c6 N1 H9 S5 `2 t

遊客，如果您要查看本帖隱藏內容請回復

[ 本帖最後由 jiming 於 2007-7-3 10:58 AM 編輯 ]

phoenixfeng

i love it very much, rapid prototyping is so important that it's valuable to research on it
& ~. ~& z' `: f  Uas far as i know , the cost of rapid prototyping is large, but it is smaller than the cost of
  V1 `7 O+ A3 g% Bproduct failure

henseneg

好像是很不錯的文章...下載來看看...感謝分享