|
|
回復 #11 ianme 的帖子
版主您好:: ^9 h. f: W; M0 X* @* L" ~
" \1 f( m/ l: U" K& c. h
嗯...我承認年輕時金庸小說看太多...借個金庸大師常用的句子:
6 {7 Q5 u7 W) L' |: }"照啊!"...這的確就是我想表達的意思!!
0 b: M$ a' c" m( p* n6 I, a1 o1 L1 m/ @. {; O4 P
TSMC 0.35 um CMOS製程沒有NPN的model, 這個我的確知道的.
( v/ L1 r0 W) T4 J在我幫學弟弄之前, 我有先去找過model檔和LVS command file等相關檔案,
$ j6 {# U# U8 f8 B: u; v# a% {的的確確沒有NPN的model哦!- ^# b! h7 t( b; U" d& h
2 m1 P. _0 R3 Y2 n, \另外, 關於latch-up的model...我的意思其實與latch-up本身無關,
' ]! C, `9 R5 G2 t' R我只是想說, 在CMOS製程裡也是有類似像latch-up model裡面那兩顆寄生BJT的架構存在,/ X/ u+ R3 {: W; b0 w) i
那麼我是否也能用類似於PNP的做法來做一顆NPN呢?: J2 C: d/ O2 {4 @% m5 R
我自己想的架構其實也像isnme版主一樣, 只是沒有經過求證而已.
, t( c! \) i) p) p" \; r其他幾位版主的回答及討論我也都瞭解, 這個問題本身其實並不複雜...與latch-up也沒有關係,* p- b2 D1 U4 Y6 t4 s
簡單來說, "純粹只是為了滿足我們老師的慾望而已!"# r: c: B) I: z7 B u7 c
就這麼簡單! 呵呵...阿我已經從各位先進的回答裡面得到答案了...& ~! F8 ^( R8 H7 h$ f
感恩啦!!' p2 @8 y% Q0 Z" R) x; j- e r
& a/ ]) n8 B0 f# R4 A s2 z j0 r7 p幾年前我尚在業界服務的時候曾經畫過BJT,4 B* R9 c: _4 J& P }" Z
雖然頻率不高, 但大致上的架構也還記得.; G R" K, M% ]7 x
所以之前老師叫我幫忙學弟看看BJT在Layout上怎麼畫,/ O& R: o) ?" q# O- e; s
可是因為當時業界用的製程不像現在用的TSMC 0.35這麼...pure CMOS,
; O% ~+ W k" m. T K) }所以用到的製程都是可以做PNP及NPN的BiCMOS製程,
6 S5 N% V8 c+ k" K% G$ d當時也不懂(以前唸的並非EE相關科系), 想說BJT不就都能做嗎?7 Z% ^ v( P+ _. T
後來到了現在的實驗室, 實際上我也才是碩班第二屆而已,* |$ G: J! _* O- H! N1 v/ @
因此發現實驗室裡面很多東西都很..."返璞歸真",
$ ~* O4 Q+ q& F l) ?# }什麼都沒有, 什麼都要自己來, 許多flow都要自己建立起來, 要到處去取經...等等...
' ^5 S+ S6 @5 ^2 s+ T
$ V% n) v6 U' {, ^/ Y當然, Layout絕對需要理論基礎, 與小畫家肯定是天壤之別,! d# f% U! Q1 C& Z% E, Y# n: C
而我想這也是為什麼業界有些公司一看到非EE相關科系畢業的人來求職的時候,
) G/ Q3 b M, ]3 m& J# Vresume連看都不看就reject了的原因吧.
/ k1 X2 L% ~7 c" u而這也是為什麼我踏上這條路的原因...+ @; p U" Y1 U! ^
我只能說...這真是有夠辛苦...$ R3 i1 A% Q) k& Y+ j% P5 E
" K0 g0 o, m5 g& ~
從各位版主這裡學到了很多東西呢!
8 g0 ]. g( D- d7 E, P希望自己也能早日為大家貢獻點什麼...; T: }4 ~+ R, i" V+ f0 \! W7 p. z% u
! [5 j( p% f3 c8 Q% O
謝謝各位先進的幫助!! |
評分
-
查看全部評分
|
IP卡
狗仔卡
發表於 2007-5-28 01:18:48
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
分享
頂
踩
分享
提升卡
置頂卡
沉默卡
喧囂卡
變色卡
搶沙發
千斤頂
顯身卡
- g# e$ z$ n& S8 n$ r2 P$ I$ n
樓主
發表於 2007-5-28 13:16:24