|
隨著晶片製造製程的幾何尺寸不斷變小,現在晶片設計師們已經能夠在一塊晶片中整合幾乎所有的系統功能。他們已經開始認識到系統級晶片(SoC)這種高度整合的晶片能解決此一難題。於是,許多晶片廠商和設計師都開始面臨這樣的問題:怎樣在更小的晶片尺寸上,以更低的功耗、更低的成本設計出功能更強大的晶片。然而晶片設計生產能力無法跟上摩爾定律預計的速度。工程師們不能利用最先進的製造製程,這種情況被稱作設計鴻溝(design gap),這種狀況推動半導體產業尋求更新的設計方法,於是,將設計再使用作為一種提高設計生產能力的可行方法遂應運而生。 " f m' k- @" v' ^
圖1:預整合架構實例
h+ a+ r: Z; l- Y6 p
" A, o: L( s3 g' J' w% U3 K! q$ d W/ M5 L/ u
8 V; g) P, v4 [2 g# X
儘管基於IP的再使用設計於90年代到本世紀初這段時間不斷發展,但大多數設計方法在很大程度上仍是基於特定模組,需要進行專門的整合。工程師如果想使用一個預先設計好的模組,必須弄清這個模組的工作原理,以及如何將該模組與設計中的其他元件整合。更麻煩的是,即使是那些已預驗證並可商用的第三方IP模組,也會由於缺乏足夠的文件和可提供使用的標準而為工程師帶來困擾。換言之,採用預先設計好的IP模組並不能保證不經過額外的驗證和除錯就能一次設計成功。 ; |% V5 D+ m0 |' T/ C; F
+ S2 {( x5 |4 a& h6 T1 V2 t, J) G在過去幾年中,有些公司已經改變了設計方法,他們用一種完全整合的通用架構將自己的IP或者虛擬元件和軟體標準化,只要具備共同特徵的產品都可以基於這種結構製作,這就是所謂的基於平台的設計方法。這些公司將這種基於平台的設計方法作為一種有效策略,解決各種等級的產品複雜性和上市時間等問題。相對於基於特定模組的設計,這種方法有以下優點:僅透過添加幾個IP就能快速實現衍生設計;整合架構最大程度減少了驗證的不確定性,因而大幅降低了設計投入及風險。
7 K: X3 | m; s7 L圖2:連網平台結構圖。
- W7 ]3 R6 x5 d3 E: ?) \- ?( ]; y9 \. H) k2 p5 g. K. n! N
' L) Z6 v8 }4 n6 \" W, }
b# o! m W" v) G. O4 t9 Q" z a
除了SoC技術上的挑戰以外,還有一些因素人們討論得較少,但對於能否成功設計SoC平台也是關鍵。其中之一就是SoC設計團隊與外部團隊之間的介面問題,這些外部設計團隊包括IP供應商、軟體開發商、系統設計師、驗證小組、EDA工具供應商以及代工廠。不幸的是,現在的平台SoC供應商大多是從只具備一個或兩個這類團隊的公司發展起來的,這就使得他們與其他團隊的溝通成為薄弱環節,因而嚴重妨礙了SoC設計流程的恰當執行。在理想情況下,SoC設計團隊和外部設計團隊應該彼此相鄰,這樣他們就能透過開會討論來快速解決設計上遇到的問題。 $ |+ A7 j& O0 p$ c; n* _7 t
' c( X8 ]5 E3 O0 J* z4 n
除了大型的合成性半導體集團公司以外,只有少數幾個公司能夠奢侈到在一棟大樓內擁有許多個這樣的外部設計團隊。台灣就是一個理想的平台SoC開發地區,在台灣新竹科學園區,方圓幾平方英哩以內就可以找到一條完整的半導體供應鏈。台灣已經擁有許多相當成熟的設計服務公司,擁有包括相容ARM的32位元嵌入式處理器和高速I/O在內的一套完整的虛擬元件組合。以下是平台SoC方案的兩個實例。
0 t7 I& }' A$ U
2 I' |% ~' y, k* J! ^, g; I連網平台
# M" s4 p4 Y+ e. z- U6 |7 A* i+ W( ~. `) S; {
該平台採用了聯電(UMC)的0.13μm製程技術和450MHz的32位元ARM v4嵌入式處理器核心、1Mb的晶片上SRAM、PCI-X、Gb乙太網路MAC,以及各種網路I/O。其中所有主要模組都透過一個交叉開關矩陣(cross-bar)交換結構,M-Hub連接起來,該結構不但保證平台具備較高的頻寬也保證了數據的一致性。用金屬可程式單元陣列就能實現不同產品之間的區分,這就使該結構成為設立TCP/IP卸載(TCP/IP offload)、802.11i或IP安全性引擎的完美解決方案。 # \' h9 ]3 ?4 H
圖3:MPEG-4平台結構圖。 Q0 a! b; P) B; x3 V% ?
( `2 H! y3 n% A( P
# z3 U! Y u0 F; f" z( p2 ^
6 ?* P3 r. X: a# ]% t" f- l# ~
MPEG-4平台
/ q& L0 G$ h) ]' u& m3 t5 N4 }( ^9 |- V1 J! ]5 _' W" D# ~
該平台中包含一個MPEG-4/JPEG編解碼器核心,一個高速CPU和一些嵌入式硬體模組,如DCT、量化、運動估計和可變長度編碼。當將該平台與一個數位訊號處理器(DSP)配合使用時,它能對多種音樂格式進行編解碼,因而是開發DVD播放器、家庭媒體中心以及可攜式多媒體播放器等音視訊產品的理想選擇。 " R( o+ G' {8 E9 z4 C
3 v8 j2 n* A3 ]( |. ?/ C u. T% S該平台透過提供預整合架構,實現了把再使用功能模組連接到SoC設計中的高度通用性,因而縮短了設計時間。毫無疑問,SoC時代最終已經到來,而基於平台的設計方法顯然是一種最強大的SoC IP再使用設計方法。 ! l( {8 t. D! C% q
9 C' i; k; D& a8 E' a) Q/ B
作者:Diana Wu
0 U2 ]% b Q5 @# O$ C; V) O, Y# K |. n" {+ d- A1 Q, H/ t$ c- ?) ^8 ?
市場通訊專案經理 2 A' L" [) P" I6 Y+ u( B6 h. z
- @7 A1 b: @( j- d
Irving Liu
5 G1 |+ i- L4 u! }4 }; N8 r' P
* H. a/ b1 T3 \7 U4 d' o6 J M網路平台業務部資深經理 5 Z$ m! o$ D+ f) G; P D1 ?1 q
3 S3 W8 K6 [$ l" @) ?6 W- w! O3 CRaymond La : Z8 B ^& A+ x3 d8 ]. E' A/ i! |
/ a9 K; ]/ s# q$ _/ I4 I- z多媒體平台業務部經理 . {/ N! H3 s9 W( q
8 Y2 T$ L$ l2 Q. e
智原科技公司
' |) u8 J$ r: _. w& A6 @* F
3 c+ A8 X6 a ^6 H
6 v' m, S: h+ X' B9 U! }此文章源自《電子工程專輯》網站: http://www.eettaiwan.com/ART_8800414648_480102_TA_c73f8772.HTM
_8 x) s+ M8 E# Jhttp://www.eettaiwan.com/ART_8800414648_480102_TA_c73f8772.HTM) _& h7 h% @% r' l% ?2 G
8 P8 t! X$ J% u0 D6 i }[ 本帖最後由 masonchung 於 2007-11-25 12:32 AM 編輯 ] |
|