如何計算DAC的settling time

louisli

請問各位大大,DAC的SETTLING TIME 如何模擬? 我所知的是用HSPICE的PWL語法來模擬,但模擬之後是要如何去計算DAC的SETTLING TIME,謝謝!

monkeybad

請問你指的SETTLING TIME是說 DAC從一個code跳到另一個code的時間嗎?
5 q# b% U' _: ~' t假如是的話 就是下.tran下去看就可以了吧!

sjhor

原帖由 monkeybad 於 2007-10-9 01:37 PM 發表
請問你指的SETTLING TIME是說 DAC從一個code跳到另一個code的時間嗎?
假如是的話 就是下.tran下去看就可以了吧!

9 K0 c: Y( X% _  a同意以上的說法!
但通常  settling time 我們會看最 worst case 的情況!
而且 Settling time 計算的時間必須到 1/2 LSB 的範圍內!!

louisli

謝謝兩位大大的回答,大大所指的最壞情況應該是指以4bit來說是指0111~1000嗎?
  _5 y* {/ [* k2 V5 ?在模擬方面我也是下.tran去看輸出波形,但我點不懂的是要看所謂的1/2LSB是要如何去計算1/2LSB的範圍,範圍是指跑出來的波形經由上升時間之後,可能會有一點的突波,那是指突波效應之後穩定的時間嗎?謝謝!

李鐏鐶

不管是over-damped或是under-damped,
8 w: ]* g* z9 P0 G  o: jsettling time是指從原本code的穩定電壓,
* \: {5 ]/ d& S0 _2 v跳到下個code穩定電壓+-0.5LSB範圍內所需要的時間,
* d# j7 H5 k& Q5 A- u* M* B$ o也就是說, settling time之後的時間,
輸出電壓一定要保持在最終電壓+-0.5LSB的範圍內.
如果輸出電壓還是會跳離這個範圍,
+ t; w- u/ R, B那就代表settling time還不到, 還要往後拉.
3 X6 f, o, H3 g3 ?( A0 W
; d% Q2 G8 M) e9 {% K+ x' Q/ k用一個簡單的電阻 (R) 加電容 (C) 電路來說,
9 S- u* r0 V  j, n! w1 e* n如果Vref = 1v, 4-bit resolution,
0.5LSB = 1v/2*2^4 = 0.031v,
' i, r. b: o" E+ S! P/ ~" E如果輸入是1-u(t)(時間點0之前是1v, 時間點0之後是0v),
輸出就會是e(-t/T) (T=RC) (時間點0之前是1v, 時間點0之後會慢慢衰減, 最終電壓0v)
- f* I8 \# M5 _$ St=0T => out=1v
t=1T => out=0.368v
t=2T => out=0.135v
t=3T => out=0.050v
t=3.5T => out=0.030v
) c8 ~) E# [* i/ Rt=4T => out=0.018v
所以settling time大概是3.5T.
5 ^8 f% n( [5 r! h: K# _
就這樣簡單的電路, 有個簡單的公式可以使用:
, e0 _$ W3 x4 G. Nsettling time = T * (resolution + 1) / 1.4
5 @& K3 U0 w( `5 T5 n9 H以這個例子而言, settling time = T * (4 + 1) / 1.4 = 3.5T
n.n

finster

補充回答一下:
所謂4-bit中最worse case的情況是指在一個cycle中從0000 --> 1111才是最worse的情況

orcad

thanks..很受用...................

hujiaomianhao

thanks!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!...............